数字存储示波器的设计与制作.ppt

版权所有 1997 c DaleCarnegie Associates Inc 实验二 数字存储示波器的设计与制作 主讲 夏定元武汉理工大学电工电子实验中心2009年3月 5月 2 数字存储示波器的设计与制作 提纲 1 概述2 总体方案设计比较3 信号采样方式的选取4 电路的分析与设计5 制作过程中应注意的问题6 参考文献7 附录 系统总程序 3 数字存储示波器的设计与制作 1 概述 1 主要器件1 单片机MSP4302 FPGA3 高速A D转换芯片TLC5510 转换速率20MHz 2 功能模块1 前端模拟信号电路调理模块2 信号采集电路模块3 信号处理模块4 各芯片逻辑控制电路模块5 显示模块 3 性能指标1 采样方式 实时A D采样2 测量频率 10MHz 4 数字存储示波器的设计与制作 2 总体方案设计比较 1 核心处理器选择 2 前级信号调理方案设计 5 数字存储示波器的设计与制作 1 核心处理器选择方案一 纯单片机方式 完全由单片机来实现前级信号程控调理 采样保持电路及A D转换器的控制 数据的处理及存储 波形显示和控制电路等功能 方案二 单片机与FPGA结合的方式 由单片机来完成信号调理和人机界面等顶层控制功能 而由FPGA来完成采集和信号处理等底层的核心计算 说明 方案一的最大特点是只用单片机 系统规模可以做得很小 成本较低 但是 单片机在处理高速信号时略显吃力 而且在时序控制方面也显得精度不足 相比之下 方案二则更加合理和可靠 FPGA的应用已经相当的普遍和成熟 用其进行采样时钟控制和信号处理 是提高系统性能和指标最有效的方法 因此 选择单片机与FPGA的结合来作为系统的核心处理器 6 数字存储示波器的设计与制作 2 前级信号调理方案设计方案一 一路调理 所有信号都通过同一路信号调理电路 经过相应的衰减或放大设计 将信号幅度控制在合适的范围内 以便后级的数据采样 方案二 多路调理 将不同频率范围或不同幅度范围的信号经过各自的电路进行调理 示波器选择不同的档位 则选择了不同的信号通路 说明 方案一电路简洁 但由于信号的频率和幅度跨度都很大 给硬件电路的调试带来较大困难 方案二虽然可以对不同频率和幅度范围内的信号进行单独调试 降低了每一路通道对硬件电路的要求 但电路规模大 结构繁琐 同时 如果每一路信号之间的隔离做得不好 也会对采集结果造成很大影响 综合考虑 选择方案一 精心设计实现电路 采用高速运放LM6361和高速比较器AD744组成的相应电路对输入信号进行调整 7 数字存储示波器的设计与制作 3 信号采样方式的选取 1 实时A D采样 2 随机等效采样 8 数字存储示波器的设计与制作 1 实时A D采样实时A D采样示意波形如图1所示 9 数字存储示波器的设计与制作 图1实时A D采样示意波形图 10 数字存储示波器的设计与制作 2 随机等效采样随机等效采样示意波形如图2所示 11 数字存储示波器的设计与制作 图2随机等效采样示意波形图 12 数字存储示波器的设计与制作 实时A D采样与随机等效采样的比较 1 实时A D采样方式设计简单明了 有很多现成的资料可供参考 缺点是不能测量频率较高的信号 测量频率受A D转换芯片转换速率的限制 测量频率通常小于20MHz 等效采样方式能测量频率大于20MHz的信号 但软硬件设计复杂 2 等效采样方式有顺序等效采样和随机等效采样之分 随机等效采样相对简单和常用 但必须满足两个基本条件 波形必须重复 必须能稳定触发 13 数字存储示波器的设计与制作 3 在随机等效采样技术中 关键是测出每次触发点与下一个采样时钟间的时间差 但该时间极短 很难直接测量 因此 可以利用高主频FPGA计数来测量时间差 需要说明 等效采样的频率 与实际的采样速率和存储深度有关 例如 用1MHz的采样速率实现等效倍数为200倍的随机采样 需要在1 s的时间内测出200个不同的随机时间差 则FPGA至少应工作在200MHz的主频上 说明 考虑到已选择使用高速的A D转换芯片和FPGA 没有必要采用相对复杂的等效采样方式 因此 在这里 选择实时A D采样方式 并且 考虑到软硬件设计的复杂度 设定最高测量频率为10MHz 14 数字存储示波器的设计与制作 4 电路的分析与设计 1 输入信号调整电路 2 信号采集电路 3 波形自动调整电路 4 频率计电路 5 波形显示电路 6 系统总电路图 15 数字存储示波器的设计与制作 1 输入信号调整电路输入信号调整电路如图3所示 16 数字存储示波器的设计与制作 图3输入信号调整电路 17 数字存储示波器的设计与制作 2 信号采集电路1 A D转换器2 存储器 18 数字存储示波器的设计与制作 1 A D转换器这里采用的A D转换器是美国TI公司生产的新型模 数转换器件TLC5510 ADC 它是一种采用CMOS工艺制造的8位高阻抗并行A D芯片 能提供的最小采样率为20MSPS TLC5510引脚说明如图4所示 19 数字存储示波器的设计与制作 图4TLC5510引脚说明 20 数字存储示波器的设计与制作 2 存储器由于TLC5510高达20MSPS的采样率 单片机很难能 跟上节奏 这时采用双口RAM IDT7202 与之配合使用 以达到与单片机同步的目的 IDT7202是AMD公司推出的一款先进 先出双口存储器 存入数据的时间是12ns 即存入频率高达83MHz 完全可以与20MSPS的A D匹配 所以两块芯片可以用同一时钟采样并存储 IDT7202与TLC5510接口电路如图5所示 21 数字存储示波器的设计与制作 图5IDT7202与TLC5510接口电路 22 数字存储示波器的设计与制作 3 波形自动调整电路波形调整电路如图6所示 23 数字存储示波器的设计与制作 图6波形调整电路 24 数字存储示波器的设计与制作 4 频率计电路频率计电路如图7所示 25 数字存储示波器的设计与制作 图7频率计电路 26 数字存储示波器的设计与制作 5 波形显示电路采用128 64液晶屏显示波形输出 由于MSP430具有液晶驱动模块 因此 采用128 64液晶屏显示 十分便捷 27 数字存储示波器的设计与制作 6 系统总电路系统总电路如图8所示 28 图8系统总电路 29 数字存储示波器的设计与制作 5 制作过程中应注意的问题 1 时钟 MSP430时钟不能同时用 所以A D里面的时钟不能和主时钟一致 2 频率检测 先将输入信号进行整形 变换成同频率的方波 然后再将方信号进行分频处理 送到P1口的一个引脚 P1口设为中断 低电平一次中断一次 内部参量加1 设置一个定时器 在多少时间内中断的次数 再乘以分频的倍数 就可得到实际信号的频率 30 数字存储示波器的设计与制作 3 整形电路 由非门D6 D10和电阻R10 R11构成施密特触发器 其功能是将被测模拟信号变换成边沿陡峭的方波脉冲 送入计数器 因为计数器只有在等幅度的方波下方可计数 所以需要经过放大电路将波形放大 然后整形为等幅的方波 4 信号幅值 信号出来前先通过一个高速运放 使结果保持在一个固定的幅值 放大倍数的确定 可以用单片机控制模拟开关调节反馈电阻大小来确定 即先采样 然后逐级比较 再放大 直到放大倍数合适为止 31 数字存储示波器的设计与制作 6 参考文献 1 李光飞 楼苗然主编 51系列单片机 北京 北京航空航天大学出版社 2003 2 黄正瑾编著 CPLD系统设计技术入门与应用