功率MOSFET新结构及工艺研究_打印.doc

摘 要 分类号 UDC密 级学 号 硕士学位论文 功率MOSFET新结构及其工艺研究 孙 丞 学 科 名 称： 微电子学与固体电子学 学 科 门 类： 工 学 指 导 教 师： 王彩琳 副教授 申 请 日 期： 2009-01 i摘 要论文题目：功率MOSFET新结构及其工艺研究学科专业：微电子学与固体电子学研 究 生：孙丞指导教师：王彩琳副教授摘要功率MOSFET具有输入阻抗高、开关速度快、安全工作区宽以及热稳定性好等特点，广泛地应用于开关电源等领域。本文较系统地分析了功率MOSFET的结构、特性以及制造工艺。利用ISE软件重点分析了VDMOS的各项特性和关键工艺，给出了关键结构参数的设计方法，模拟分析了高温对器件特性以及关键特性参数的影响。提出了一种新的沟槽-平面栅功率MOSFET结构(TPMOS)，分析模拟了新结构的各项特性以及关键工艺。主要研究内容如下： 第一，研究了VDMOS的各项特性。结果表明，VDMOS结构中，高耐压要求VDMOS具有低浓度、较厚的漂移区，较短的栅极长度，但是随着漂移区厚度的增加和浓度的降低，以及栅极长度的减小，漂移区电阻和JFET区电阻会增大，导致器件的导通电阻增大，通态功耗增大。因此，VDMOS的导通电阻与击穿电压之间形成不可调和的矛盾。 第二，分析了高温对VDMOS特性及其关键特性参数的影响。结果表明，在硅器件的极限工作温度 (420K)范围内，随着温度的升高，VDMOS会出现阈值电压减小，栅控能力下降及安全工作区缩小等影响。提出了改善VDMOS高温特性的方法，给出600V VDMOS优化的关键结构参数。第三，提出了一种新的沟槽-平面栅TPMOS结构，对TPMOS结构特性进行了分析模拟，并与VDMOS结构进行了比较。结果表明，沟槽的引入消除了元胞间距对VDMOS击穿电压和导通电阻的影响，使TPMOS有更好的阻断特性和导通特性。第四，模拟了TPMOS新结构的制作工艺。模拟分析了p基区、n+源区及外延层之间的相互影响。根据模拟结果，对TPMOS器件的各项特性进行了验证，提取了相关工艺参数，确定了TPMOS的工艺实施方案。该研究成果对进一步研究和开发功率MOSFET器件有一定参考价值。关键词：电力半导体器件；功率MOSFET；优化设计；沟槽；工艺模拟iAbstractTitle:Major: Microelectronics and Solid-State ElectronicsName: Cheng SUNSupervisor: Associate Prof. Cailin WANGAbstract The power MOSFET has good performance in input independence, switching speed, safe operating area and thermal stability, so its widly used in switchd-model power converters and so forth.The structure, principle, characteristics and fabrication process are analyzed systemically in this thesis. The characteristics and key processes of VDMOS are simulated using ISE-TCAD simulator, and the design methods of key parameters are also given. And a trench-planar MOSFET(TPMOS) is presented. The characteristics and key process of the new structure are analyzed. The main content is as follows:Firstly, the characteristics of VDMOS are simulated. The results show that the breakdown voltage required a thick and low-doping epitaxital layer and a smaller length of gate, but it will increase the on-resistance of the JFET and the epitaxital layer. This is a conflict between the breakdown voltage and the on-resistance.Secondly, the influence of the high temperature on the characteristics and the critical parameters are analysed and simulated. The results show that with the temperature increasing, there are some problems such as that the threshold decrease, the SOA reduce. The methods to improve the high-temperture of VDMOS is presented. The critical parameters of 600V VDMOS which has been optimized are given.Thirdly, a trench-planar MOSFET(TPMOS) is presented, and the characteristics are analyzed and compared with conventional VDMOS. The results show that the influence of the cell distance on the breakdown voltage and on-resistance is eliminated by the trench structure. TPMOS has a better blocking characteristics and conducting characteristics.Finally, the fabrication precess of TPMOS is simulated. The process of p-base, n+ source regions are simulated. Based on the results, the characteristics of TPMOS are validated. The related process parameters are gained. The fabrication scheme of TPMOS are comfirmed.The research results have a reference value for the further study of TPMOS and the development of TPMOS device.Key words: power semiconductor devices; power MOSFET; optimized design; trench: process simulation49摘 要目 录1绪 论11.1功率MOSFET的发展概况11.1.1功率MOSFET的发展11.1.2SJ MOSFET结构的出现21.2功率MOSFET的市场前景及国内外研究现状31.3本文主要工作42功率MOSFET的理论分析52.1功率MOSFET的类型与特点52.1.1功率MOSFET的结构分类52.1.2VDMOS的结构特点62.2工作机理与等效电路62.2.1工作机理72.2.2等效电路72.3特性分析82.3.1I-V特性82.3.2阻断特性102.3.3导通特性112.3.4频率特性122.3.5开关特性122.4温度对VDMOS特性参数的影响142.4.2阈值电压142.4.3跨导142.4.4导通电阻152.4.5漏极饱和电流152.4.6开关速度152.5本章小结153VDMOS的特性模拟与优化设计163.1VDMOS的特性模拟163.1.1外延层参数的选取163.1.2栅极参数的选取193.2 高温特性的模拟213.2.1高温对阻断特性的影响213.2.2高温对导通特性的影响233.2.3高温对开关特性的影响253.2.4高温对安全工作区的影响253.2.5改善温度特性的方法263.3 本章小结264TPMOS结构的特性分析284.1TPMOS结构的提出及其特点284.2TPMOS特性的分析294.2.1TPMOS阻断特性分析294.2.2TPMOS导通特性分析324.2.3TPMOS开关特性分析344.3与VDMOS特性的比较354.3.1阻断特性比较354.3.2导通特性比较364.3.3开关特性比较364.4TPMOS其他参数的选取374.5本章小结395功率MOSFET的工艺分析与模拟405.1VDMOS的工艺模拟405.1.1工艺模拟405.1.2模拟结果验证425.1.3工艺实现方法435.2TPMOS的工艺实现445.2.1工艺分析445.2.2模拟验证445.2.3工艺实现方法455.3本章小结456结论46致谢47参考文献48附录483 VDMOS的特性模拟与优化设计1 绪 论现代电力电子技术对航天、通信、计算机、家用电器等高科技产业中至关重要，已发展成为一门独立的学科，其应用领域几乎涉及到国民经济的各个产业部门。电力半导体器件作为电力电子技术中一个重要的分支，近十年来取得了快速的发展。特别是电力半导体器件高频化极大促进了高频电力电子技术的发展，进一步拓宽了其应用领域。自从二十世纪五十年代末，第一只晶闸管问世以来，电力电子技术开始登上现代电气传动技术舞台，以此为基础开发的可控硅整流器装置，是电气传动领域的一次革命，使得电能的变换和控制从旋转变流机组和静止离子变流器进入由电力电子器件构成的变流器时代，这标志着电力电子的诞生。进入二十世纪七十年代晶闸管开始形成由低电压小电流到高电压大电流的系列产品，普通晶闸管等的半控型器件，被称为第一代电力电子器件。随着电力电子技术理论研究和制造工艺水平的不断提高，电力电子器件在容量和结构等方面有了很大发展，先后研制出GTR、GTO、功率MOSFET等自关断全控型第二代电力电子器件。而以绝缘栅双极晶体管IGBT为代表的第三代电力电子器件，开始向大容量、高频率、响应速度快、低功耗等方向发展。进入二十一世纪，随着电力半导体器件与集成电路愈来愈密切的结合，出现了SMART功率器件，智能功率模块IPM等将一个或者多个功率器件与其驱动、保护等电路集成在一个硅片上或者一个模块中，形成功率集成（PIC）的设计思路。随着功率集成电路的发展，在系统级芯片(SoC)和SPIC的基础上又提出了功率系统级芯片 (Power System on Chip，简称PSoC)的概念，使SoC的电流处理能力更高，电路的功耗也明显增大1。因此，复合化、标准模块化、智能化、功率集成是电力电子器件未来发展的几个主要方向。1.1 功率MOSFET的发展概况 功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件，在微电子工艺基础上实现电力设备高功率大电流的要求。自从垂直导电双扩散VDMOS (Vertical Double-diffused Metal Oxide Semiconductor)结构诞生以来，功率MOSFET得到了迅速发展2。由于VDMOS具有高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点，因此它广泛地应用于开关电源、汽车电子、马达驱动、工业控制，电机调速、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种领域2-4。1.1.1 功率MOSFET的发展 功率MOSFET发展了二十年，取得了长足的进步，由LDMOS结构起步，经历了VVMOS、VUMOS、VDMOS、EXTFET等结构的演化，目前仍以VDMOS结构为主，占据着高频、小功率领域的应用市场。对于低压器件，人们一方面希望缩小芯片面积，节约成本，另一方面想方设法降低导通电阻；对于高压器件，希望外延层在保持高击穿电压的前提下，降低导通电阻。因此降低导通电阻是提高VDMOS性能的主要标志。由于VDMOS的高输入阻抗、低导通电阻、高开关速度等一系列优势，因此在小功率开关半导体市场上占有统治地位。尽管如此，由于便携式设备及无线通信对功耗要求越来越低，因此减小导通电阻、降低功耗是功率MOSFET研发的首要任务。目前，通过采用先进的沟槽工艺和封装技术，在降低导通电阻和缩小芯片面积方面取得了巨大的进步，特别是50V以下的功率MOSFET。对于低压器件，沟道电阻占了其中绝大部分。降低沟道电阻只能加大栅压，然而这样必然会加大开关功耗，因此研究人员把目光放在提高元胞密度上。对于普通VDMOS结构而言，现代技术进步已经达到了缩小VDMOS元胞尺寸而无法降低导通电阻的程度，主要原因是由于JFET颈区电阻的限制，即使采用更小的光刻尺寸，特征导通电阻也难以降低。沟槽结构可以有效解决这个问题4。通过采用在存储器存储电容制备工艺中发明的沟槽刻蚀技术，导电沟道从横向变为纵向，相比普通结构消除了JFET颈区电阻，大大增大了元胞密度，提高了功率半导体器件的电流处理能力。正基于此，在上世纪九十年代，随着对低压功率MOSFET导通电阻要求的提高和刻蚀技术的进步，沟槽MOSFET逐渐走向市场。1991年，一种阻断电压为55V的沟槽DMOS研制成功，比此前报道的普通DMOS导通电阻降低了2.6倍5。研究人员进一步发现当沟槽延伸到N+漏区，由于槽侧壁形成的积累层，在N+漏区提高了沟道处的载流子扩散能力，其特征电阻能够进一步减小3。同时，简化工艺与进一步增加元胞密度也是沟槽技术的重要发展方向。2004年报道了一种仅用三层掩膜版(槽、多晶、金属)，采用spacer隔离层作为反应离子刻蚀的掩蔽膜，以实现窄槽高纵横比刻蚀，缩小了沟槽的宽度6。用这种方法制成的DMOS在击穿电压43V的条件下，元胞密度达到每平方英寸1.3亿个，特征电阻达到0.28mcm2.台交大最近提出了一种全自对准工艺7，通过沟槽回刻及斜角离子注入的方法，在0.6m工艺上能实现每平方英寸2.86亿个元胞，在35V阻断电压条件下特征电阻仅为0.21mcm2。 近年来微电子技术从亚微米向深亚微米转移也给功率器件发展带来了契机，飞利浦公司与比利时IMEC研究中心合作研制出槽宽仅为0.18m，阻断电压20V，导通电阻为0.040.21mcm2 的沟槽MOSFET8。然而沟槽技术的引入，带来了较大的栅漏密勒电容问题，因此如何降低栅极电荷即沟槽底部电荷，从而简化驱动电路设计受到了足够的重视。在沟槽底部生长厚氧化层是一个理想的解决方案，最近提出了一种底部呈W形状的门极，可以进一步减小栅极电荷。同时由于沟槽槽底拐角处电场过于集中，易于击穿，因此这一技术主要应用于低压领域。总之，沟槽MOSFET由于其较低的导通电阻，是一种应用前景很好的功率器件，在DC-DC转换、电池管理、电机驱动等应用方面有着显著的优势。1.1.2 SJ MOSFET结构的出现根据Si击穿电压与掺杂浓度呈2.5次方的关系9，在高压领域，VDMOS导通电阻会随着电压升高而急剧增大，导通电阻主要取决与漂移区电阻，约占全部电阻的70%以上，因此高击穿电压与低导通电阻具有难以调和的矛盾。然而可喜的是，由于制造工艺技术的进步，新型超结结构的引入打破了过去的理论极限。1988年飞利浦美国公司的D.J.Coe申请美国专利，第一次提出在横向高压MOSFET(LDMOSFET)结构中采用交替的p柱区和n柱区结构代替传统功率器件中低掺杂漂移区作电压支持层的方法10。1993年电子科技大学的陈星弼教授指出，在纵向功率器件中采用多个p柱区和n柱区结构作为漂移层的思想，称其为“复合缓冲层”并申请了美国专利11。1995年西门子公司的J.Tihanyi申请美国专利，提出了类似的思路和应用12。1997年Tatsuhiko等人在对上述概念的总结下，提出了“超结理论”(Superjunction Theory)13。此后“超结”这一概念被众多器件研究者所引用，并且得到进一步的验证。SJ MOSFET处于阻断状态下，由于p-柱区和n-柱区的电荷补偿，使得在较小的漏极电压下，整个耐压层便完全耗尽，类似于一个本征耐压层，提高了器件的击穿电压。SJ MOSFET处于导通状态时，源区的电子通过沟道进入n柱区，然后垂直流入n+ 衬底，从而形成由漏到源的电流。与常规功率MOSFET相比，采用超结作为MOSFET的耐压层后，在保证电荷平衡的前提下，n柱区的浓度可以提高约一个数量级，可以大大降低导通电阻。超结理论提出后，立即成为研究的热点，特别是由于p柱与n柱的电荷补偿程度决定了耐压的高低，因此超结的技术难点在于p柱的实现与精确控制，以及解决超结技术高成本和工艺复杂性。英飞凌在推出的新一代的功率MOSFET(CoolMOS)中，把离子注入与外延生长的次数从六次降到了三次，更在2004年国际功率器件会议上提出了通过特制的掩膜版分五次不同能量等级的离子注入形成32mm深结的新方法，省去了多次淀积外延层的复杂步骤14。新加坡国立大学研制了一种新型的PFVDMOS，通过开槽淀积的方法实现p柱的制造，并在p柱和n柱之间生长一层薄氧化层，解决了两者杂质的相互扩散问题15。他们研制的另一种OBVDMOS，把p柱作为了一个可调制电极，进一步降低了导通电阻16。利用超结技术制造的VDMOS能达到几千瓦的输出功率，同时在低压领域有高效的利用，如充电器、线路适配器、辅助电源等。和VDMOS相比，SJ MOSFET有着更为优越的特性，但是其超结工艺成本高昂，而且柱区很难达到理想的电荷平衡。因此，如何降低工艺成本，保持实现柱区完全的电荷平衡是SJ MOSFET要解决的问题。1.2 功率MOSFET的市场前景及国内外研究现状功率MOSFET的应用范围涉及通信、汽车、计算机及便携式电器、工业、航天、家电、办公用品等等，其应用前景非常广阔。目前，人们大力提昌节能降耗、绿色环保，功率MOSFET对节约能源、提高小功率装置的效率和性能具有重要的意义。特别是在照明驱动方面，有巨大的市场。1997年我国启动的“绿色照明工程”，其重要目标之一是将采用电子镇流器和紧凑型荧光灯组成的一体化节能灯代取代白炽灯。在相同光通量条件下，节能灯比白炽灯可节约电能80%左右。“九五”期间，将推广各种节能灯三亿只以上，形成终端节电220亿度的能力，相当于节约电力建设资金(490-630)亿元。现在普通使用的电感镇流器消耗的功率达到所配用荧光灯功率的20%到66%，采用电子镇流器将节能25%到35%。电子镇流器的主体为一对用做振荡的功率管，目前国内生产的仅有双极型的晶体管，而节能效果更为明显的功率MOSFET还在研发阶段。在国际上，美国从2000年起投资5亿美元实施“国家半导体照明计划”。美国能源部预测，到2010年前后，美国将有55%的白炽灯和荧光灯被半导体灯具代替，每年仅节电就可达350亿美元，作为半导体灯具驱动电路的功率器件，VDMOS具有巨大的市场潜力。在国际上功率半导体器件市场领先的主要厂家是：ST、Fairchild、IR、ON Semi、Toshiba、Infineon、Vishay、Philips、Hitachi等等。据报道，目前VDMOS半导体芯片的全球市场占有率超过30%，市场需求量达600亿只以上，其世界市场约为二三十亿美元。但是，由于国内工艺条件所限，功率MOSFET仍不能批量化生产，工艺的稳定性差，产品的可靠性得不到很好的保证，使得国内90%以上的VDMOS都要依赖进口。可见，开发国产化功率MOSFET器件对发展我国的民族工业有很重要的意义。综上所述，本文确立了功率MOSFET为研究课题，对VDMOS特性进行了深入的分析与模拟。并在此基础上，提出了新的一种沟槽-平面栅MOS结构（TPMOS），对VDMOS的导通特性有很大改善。旨在为功率MOSFET器件的设计与开发提供新的路径。1.3 本文主要工作本文以600V VDMOS为例，利用ISE-TCAD模拟软件对VDMOS的特性进行模拟，并分析了高温对VDMOS特性的影响，给出了优化的结构参数。通过在VDMOS中引入沟槽形成新的TPMOS结构，并对两种结构的特性进行了模拟与比较。最后，讨论了两种结构的制造工艺，并通过工艺模拟提出了相应的工艺实施方案。各章内容安排如下：第一章：绪论。综述功率MOSFET的国内外发展概况，应用前景及研究意义，并对本论文的主要工作进行了概述。第二章，阐述了功率MOSFET相关的理论知识。主要介绍了功率MOSFET的几种常规结构，及其基本特性和等效电路等，分析了温度对其特性参数的影响。第三章，VDMOS的特性模拟与参数优化。利用ISE-TCAD软件分析模拟了VDMOS的阻断特性、转移特性、输出特性和开关特性；并模拟分析了高温下器件特性的变化，提出改善高温特性的方法。给出优化的600V VDMOS的关键结构参数。第四章，TPMOS的特性模拟以及关键参数的优化。分析、比较了TPMOS和VDMOS的各项特性，找出沟槽深度和宽度对TPMOS特性的影响规律，给出优化的关键结构参数。第五章，VDMOS和TPMOS的工艺分析。模拟、比较VDMOS和TPMOS的基本工艺流程，提出一套可行性的工艺实施方案，并对其特性进行验证。第六章，结论，对全文进行总结，提出下一步的工作设想。2 功率MOSFET的理论分析2 功率MOSFET的理论分析2.1 功率MOSFET的类型与特点功率MOSFET是在MOS集成电路工艺基础上发展起来的一种电力开关器件。功率MOSEFT的基本设计原理与经典的MOSFET相同，但是作为电力开关器件，在结构设计、制造技术以及特性等方面，它又与经典的MOSFET不同，着重发展和提高器件的功率特性，增大器件的工作电压和工作电流。2.1.1 功率MOSFET的结构分类(a)LDMOS结构 （b）VVMOS结构 （c）VUMOS结构（d）EXTFET结构 （e）VDMOS结构 （f）SJ MOSFET结构图2-1 几种常用功率MOSFET结构比较Fig.2-1 Comparison of Several power MOSFET structures功率MOSFET结构有很多类型，主要有LDMOS、VVMOS、VUMOS、EXTFET (深槽VUMOS)、VDMOS、SJ MOSFET几种类型。图2-1给出了几种经典的功率MOSFET的元胞结构图。 最初的功率MOSFET为横向的LDMOS结构17，如图2-1(a)所示。漏源端均在同一表面，电流水平流过。LDMOS的横向导电使得其占用芯片面积很大，芯片有效利用率很低，因此，随后出现了使用V型沟槽腐蚀技术的VVMOS18。图2-1(b)是VVMOS的结构图。它的漏极在器件的底部，源和栅电极位于表面。由于存在轻掺杂漂移区且电流是纵向流动，耐压可以提高且不消耗表面面积，使得管芯占用面积减小，硅片表面的利用率提高，元胞数目增加。但是VVMOS仍然有一些缺点：靠腐蚀形成的V型槽很难精确控制；V型沟槽底部为尖峰，电场较集中，难以提高击穿电压。为了解决电场集中的问题，将V型槽改成U型槽，便形成了VUMOS19-20，如图2-1(c)所示。U型沟槽是通过控制腐蚀时间来形成，即在沟槽前沿未到达槽底部时就停止腐蚀，因而槽底是平的。但这样的腐蚀很难控制。图2-1(d)是随后出现的EXEFET结构(扩展的深槽VUMOS)，采用RIE挖深槽，再用多晶硅填充栅极来形成。当栅压大于阈值电压时会在N-区形成电子积累，从而减小导通电阻；同时沟道垂直，使得元胞可以做的更小。由于需要挖很深的沟槽，使得击穿电压大大降低，且工艺成本很高，因此一般只适合低压应用。图2-1(e)是VDMOS的结构图。与VVMOS不同的是，它是采用两次扩散形成的p基区和n+区，利用两者结深之差在硅片表面处形成沟道。因此，不需要光刻来控制，对光刻精度要求低，工艺成本也很低，是目前功率MOSFET的主流结构。为了进一步降低导通电阻，人们在n-区引入了超结结构，形成了SJ MOSFET结构，如图2-1(f)所示。与VDMOS相比，相同耐压SJ MOSFET的n-区掺杂浓度可以提升一个数量级，因而，其导通电阻大大减小。2.1.2 VDMOS的结构特点VDMOS是功率MOSFET广泛采用的一种结构，如图2-1(e)所示。其源极与漏极分别做在芯片的两面，形成垂直导电通道，多个元胞并联实现大功率。由于VDMOS结构的沟道在表面，由两次扩散的结深决定，可以做的很短，这对光刻的精度要求很低，所以该结构有很强的实用性。但是，该结构也存在缺点。首先，由于沟道平行与表面，使得元胞尺寸较大，硅片面积的利用率降低；其次，在电流通路中存在一个JFET区，增大了器件的导通电阻Ron，限制了器件的电流容量；再次，较大的n-漂移区厚度会增大器件的击穿电压，但是同时也会增大器件的导通电阻Ron。因此，击穿电压和导通电阻成为一对不可调和的矛盾，这是VDMOS结构最致命的缺点。另外，还值得注意的是，VDMOS结构的源区、基区和外延层组成了一个寄生npn晶体管。而寄生npn管一旦触发，将使器件失效，因此，要求p基区与源极短接，并在n源区正下方的p基区处进行硼离子注入，以减小基区电阻，削弱寄生npn晶体管的触发能力。另外，p基区与n-外延层构成一个反并联的寄生体二极管，它代表了VDMOS的耐压能力。VDMOS结构的制作工艺是在n+衬底晶向上外延生长一层n-高电阻率外延层，外延层的厚度及掺杂浓度直接决定了VDMOS的击穿电压，然后长栅氧，淀积多晶硅，刻蚀多晶硅和栅氧，在外延层上采用平面自对准双扩散工艺，以此在水平方向形成与MOS结构相同的多子导电沟道，沟道长度一般只有1-2m，最后制备电极。早期n+源区与p基区是由扩散形成，近年来为了精确控制结深，出现了更为先进的离子双注入工艺。2.2 工作机理与等效电路功率MOSFET的工作机理和经典MOSFET的工作机理基本相同。也是利用半导体表面电场效应来工作的。由于电子的迁移率大于空穴的迁移率，n沟MOSFET可以提供更高的电导和更快的工作速度，因此常见的功率MOSFET均为n沟常闭型。下面以N沟常闭型VDMOS为例分析功率MOSFET的工作机理。2.2.1 工作机理 图2-2 VDMOS阻断状态示意图 图2-3 VDMOS导通状态示意图 Fig 2-2 The blocking state of VDMOS Fig 2-2 The conducting state of VDMOS图2-2是VDMOS的阻断状态示意图。当栅源电压UGS0且0)，源区与p基区同电位。随着UDS的增大，p基区附近的n-区开始耗尽，并且耗尽层的厚度和UDS的大小有关。中间的n-区为电流的通道，传导电子电流，相当于JFET的导电沟道，而p基区相当于加负电压的栅极区。可见VDMOS的p基区和n-区等效于一个JFET区。我们可以采用图2-4(b)的简化模型来描述VDMOS，如图所示，VDMOS主要由一个MOSFET和一个JFET串联组成。 (a)VDMOS基本结构 (b)VDMOS等效电路 （a）Basic structure of VDMOS （b）Equivalent circuit of VDMOS图 2-4 VDMOS的基本结构及其等效电路Fig.2-4 Basic structure and equivalent circuit of VDMOS2.3 特性分析2.3.1 I-V特性a. 转移特性图2-5 VDMOS转移特性示意图Fig.2-5 The transfer characteristic of VDMOS图2-6 VDMOS转移特性示意图Fig.2-5 The output characteristic of VDMOS图2-5为VDMOS转移特性示意图。当UGSUT时，栅极电压在半导体表面形成沟道，IDS开始增大，并且随着UGS的增大，沟道电阻下降，IDS增大。当UGS增大到一定程度时，随UGS的增加，ID增加趋势变缓。造成这种现象是功率MOSFET中存在的一种特有效应：准饱和效应。所谓的准饱和效应指VDMOS的输出电流达到一定限度以后，漏源电流IDS随着栅压的升高几乎不变，随着漏压增加略有增加的现象。当栅压超过某一特定值之后，电流几乎不再随栅压增大，跨导（dIDS/dUGS）急剧趋向于零。准饱和现象限制了VDMOS的最大输出电流。研究指出，准饱和现象是载流子在瓶颈区达到速度饱和所造成的，输出电流的饱和值与p基区之间的距离成正比21。b. 输出特性以栅源电压UGS为参变量，可以得到漏源电流IDS和漏源电压UDS的变化关系曲线，称为VDMOS的输出特性曲线，如图2-6所示。输出特性可以被分为四个区域：截止区、线性区、饱和区和雪崩区。漏源电流IDS和漏源电压UDS的关系为： (2-1) (2-2)其中，表示反型层电荷Q对IDS的影响，其中考虑了固定电荷QB和QG，对于VDMOS来讲，一般取=4.对于截止区，因为J1结处于反向偏置，所以截止区的电流很小，几乎没有电流。对于线性区，由于UDSUDsat后，随着UDS的增加，沟道夹断点会向源极移动，导致沟道的有效长度减小，沟道电阻减小，但夹断点的电位始终保持在UDsat，即UDsat完全加在沟道区，因此，给定的UGS，IDS会随着UDS的增大而增大。另外，如果VDMOS的p基区采用轻掺杂，在UDS电压下，漏极PN结耗尽层宽度WD大于或者接近与沟道宽度L时，空间电荷区的电力线的一部分由漏极出发，终止于沟道，到不了源极的可动电荷上，当UDS增大时，引起沟道中感应电荷的增加，使得沟道电阻减小，而有效沟道两端的电压UDsat基本保持不变，所以沟道电流IDS将随着UDS的增加而增加。这就是静电反馈效应。当漏源电压达到J1结的雪崩击穿电压时，器件就进入了雪崩击穿区，这时，栅极失去原有的控制作用，器件电流迅速增大。c跨导跨导表示栅极电压控制漏极电流的能力，是在一定的UDS下，UGS变化引起的ID的变化。计算公式如下： (2-5)通过计算可得，在线性区，跨导为： (2-6)饱和区的跨导为： (2-7)在实际的功率MOSFET中，若考虑源区串联电阻、接触电阻以及引线电阻后，统一用RS表示，则实际跨导为： (2-8)d. 沟道电导在一定的UGS下，UDS的变化引起的IDS的变化定义为沟道电导，用来表示沟道的导电能力。计算公式如下： (2-9)通过计算可得，在线性区，跨导为： (2-10)理想状态下，饱和区的跨导在UGS为常数时为0。实际上，因为有效沟道长度调变效应和静电反馈效应，工作在饱和区的功率MOSFET的电导不为0，特别是当沟道较短时。2.3.2 阻断特性当将VDMOS的栅极和源极短路时，栅极下的p区表面不能形成沟道。当加上正向漏源电压（UDS0）时，J1结处于反向偏置状态。这时在J1结附近形成一层较宽的耗尽层。随着正向漏源电压UDS的增大，耗尽层开始向两边扩展，由于p基区的掺杂浓度远远大于n-漂移区的浓度，所以耗尽层扩展主要在n-区中。当J1结附近区域的电场足够大，并且J1结附近的耗尽层宽度足够宽时，就会发生雪崩击穿，这时VDMOS的漏源之间会通过很大的电流。漏源电流突然倍增所对应的漏源之间的电压为UBR。雪崩击穿对器件会造成无法恢复的损伤，甚至会烧毁器件。当器件已经处于正向阻断状态时，J1结两侧形成了比较厚的耗尽层。这时，即使加栅源电压（UGSUT）形成N型导电沟道，器件也是无法导通的。因为漏源电流IDS会被J1结两侧的耗尽层所阻断。所以这样的开启方式是错误的。a击穿电压根据上述分析可知，阻断电压大小主要由J1结的雪崩击穿电压决定。因此，降低漂移区的掺杂浓度，增大漂移区厚度可提高其耐压。其实，影响VDMOS的击穿电压的因素很多。首先，由于VDMOS结构中存在着结的弯曲效应，导致VDMOS实际的阻断电压比平行平面结的击穿电压要小。另外，P基区耗尽层扩展穿通到n+区，还会发生穿通击穿。此外，由于VDMOS是由多个元胞组成的，所以，元胞间距的大小会直接影响其阻断电压。图2-7 VDMOS的导通电阻组成Fig.2-7 Composition of the On-resistance of VDMOS2.3.3 导通特性在VDMOS导通期间，当栅、源之间加上略大于阈值电压的正向电压UGS ，且漏、源两端加上正向电压UDS时，电子流经有源区、表面沟道区、表面积累区、JFET区(两个P阱之间的区域)和漂移区，到达漏区。如图2-7所示，VDMOS的导通电阻Ron由源区电阻RS、表面沟道电阻Rch、表面积累区电阻RA、JFET区电阻RJ和漂移区电阻RD和衬底电阻RSUB组成。其中，有源区电阻和衬底电阻很小，可以忽略。所以，VDMOS的导通电阻Ron可用下式表示：RonRCH+RA+RJ+RD (2-11)这些电阻分量在导通电阻Ron 中所占的比例随击穿电压的变化而变化。对于低压器件，Ron主要由沟道区电阻Rch和漂移区电阻RD组成。所以，单位面积的沟道宽度越大，导通电阻越低。对于高压器件，漂移区电阻RD和JFET区电阻RJ是主要的。因此，要降低VDMOS的导通电阻就是要提高漂移区的浓度、降低漂移区的厚度。这与击穿特性对器件参数的要求相矛盾。对VDMOS而言，击穿电压越高，导通电阻也就越大。研究表明，VDMOS的扩展导通电阻Ron，sp与击穿电压约成为2.5次方关系，即：Ron，sp=1.6310-8 BV2.5 (2-12)式中，BV的单位为V，Ron，sp的单位为cm2。2.3.4 频率特性功率MOSFET是通过多子的漂移运动形成电流。所以，ID在UDS变化时的响应速度主要受到两个因素的影响：输入电容的充放电时间和电子跨越漂移区的渡越时间。高耐压的功率MOSFET器件，具有很长的漂移区，因此，载流子通过这个漂移区需要较长的渡越时间。利用类似于对结型栅场效应晶体管的方式处理，可以得到受渡越时间限制的频率响应为： (2-13)图 2-8 VDMOS的寄生电容Fig.2-8 Parasitic capacitance of VDMOS式中，L是沟道长度，d是漂移区厚度，包括JFET区，UBD是击穿电压。上式表明，随着器件击穿电压的升高，频率会下降很多。为了获得高的频率响应，要求沟道长度尽可能短。高频工作的另一个限制是输入栅电容的充放电引起的。如图2-8所示，VDMOS结构的电容主要有栅源电容CGS、栅漏电容CGD、漏源电容CDS及由密勒效应引起的密勒电容Cmiller。CGS是由栅源区电容Cn+、MOS栅电容COX和氧化层电容CM等并联而成。其中，Cn+是栅极覆盖到N+发射区上所引起的电容，COX是栅极覆盖到P基区上所引起的电容，它起因于MOS结构，CM是源极金属超过界限在栅极上形成的电容。VDMOS的输入电容Cin由CGS和Cmiller组成，可用下式来表示： （2-14）其中，gm为VDMOS的跨导，RL为负载。2.3.5 开关特性功率MOSFET在电力电子电路中通常作为高频开关使用，必须在开通和关断之间迅速转换。这种工作方式中，要求能处于通态，或者处于正向阻断状态，而且又能在这两种状态之间迅速切换。在器件从关到开、从开到关的过程中，要求用最小的损耗来控制很大的负载功率，其负载类型会影响电流和电压波形。在导通状态，导通电阻决定了耗散功率，而在正向阻断状态是由漏电流来决定耗散功率的。功率MOSFET的主要特点是具有高速开关特性。如果MOSFET的栅电容能瞬时地变化，那么它的开关时间大概为50-200ns。这是器件内部的多子从源极输运到漏极所需的时间。图 2-9 VDMOS的电感开关电路Fig.2-9 The switching circuit of VDMOS为了分析功率MOSFET的瞬态过程。采用如图2-9所示的电路模型。由于器件和电路的相互作用，所以在分析中必须考虑为一个典型负载。因为钳位，可以认为稳态电流IL通过电感负载L1。电感LS是没有二极管V钳位时的电路起始点感。图2-10(a)是器件的开通过程示意图。tt1时，当uGUT时，iD等于0，这段时间是开通延迟时间td 。t1tUT时，由于电感LD的作用，iD呈指数上升直到iD=IL，此时，uD等于UL保持不变，这段时间是电流上升时间tri。t2tt3时，当uG继续上升到达其稳定值，iD仍为常数IL。uD保持在UF。开通时间为td、tri和tfv之和。 (a) VDMOS的开通过程 (b) VDMOS的关断过程图 2-10 VDMOS的开关过程示意图Fig.2-10 The turn-on and turn-off characteristics of VDMOS图2-10(b)是器件的关断过程示意图。tt4时，由于栅电容放电，uG随t按指数下降，直到iD=IL，uD=UF不变。这是关断延迟时间ts。t4tt5时，uG保持不变，iD=IL也不变。uD开始上升到负载电压UL。这段时间为上升时间tfv。t5tt6，uG继续按指数减小，直到UGUT，ID为零。关断时间是ts、trv和tri之