（微电子学与固体电子学专业论文）面向soc的层次化可测性设计方法研究.pdf

上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 摘要 随着集成电路制造技术的快速发展，在单一芯片上集成整个系统的系统芯片 s o c ( s y s t e m o n a 幽p ) 逐渐成为现实。s o c 极大的缩小了系统体积，减少了板级 系统中芯片与芯片之间的互连延时，从而提高了系统性能。但s o c 设计在采用 核的设计方法带来设计周期缩短、芯片成本降低的同时，测试问题也变的日趋困 难，甚至对芯片的测试比芯片本身的设计和生产要付出更高的代价。为了减少测 试设计的困难，本文从测试复用的角度，系统地研究了面向s o c 的层次化可测 性设计方法。 面向s o c 的可测性设计的首要阃题是系统级可钡i 性设计测试簸略的确定， 本文在详细研究了基于总线测试、基于i e e e1 1 4 9 1 理论的边缘扫描测试的基础 上，提出了用于v a d ( v i d e oa d d e dd a t a ) s o c 的层次化可测性设计方法。该方法 在i e e e1 1 4 9 1 理论的基础上，设计了一种可以管理各种c o r c s 的层次化可测试 结构，包括m e e1 1 4 9 1 、i e e ep 1 5 0 0 测试环c o l f e s 和b i s t e d 存储器c o r e s 等。 这种方法的好处是极低的面积和引脚开销、灵活的复用性以及通用性。 确定了面向s o c 的整体测试方案，随后对测试结构问题进行了研究。本文 首先研究了s o c 的测试结构设计，这包括用于传送片上测试数据的测试访问机 制t a m 以及实现对片上i p ( i n t e l l i g e n tp r o p e r t i e s ) 核测试控制的系统级测试控 制器的设计。本文在详细分析了当前流行的t a m 的基础上，结合v a d - s o c 系 统设计了一种通用的层次化芯片测试结构；接着本文在分析了i e e e1 1 4 9 1 、i e e e p 1 5 0 0 测试环的理论基础上提出了部分测试环结构，避免了增加很大的面积、性 能开销和在关键时间路径上的复用器时延。 随后本文分析了v a d s o c 的软硬件协同设计、可测性设计等技术，实现了 v a d s o c 的层次化可测性设计；最后以内嵌的m c u 核为研究对象，对层次化 可测性设计方法做了进一步的详细研究，验证了用于层次化可测性设计的通用测 试算法、通用故障模型等。 关键词l 系统芯片，层次化可测性设计，测试访闯机制，部分浏试环 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 a b s t r a c t w i t ht h ef a s td e v e l o p m e n to f i cm a n u f a c t u r i n gt e c h n i q u e s , t h ew h o l es y s t e mi s i n t e g r a t e do nt h es i n g l ec h i pi n t os o c ( s y s t e mo nac h i p ) b e c o m er e a l i t yg r a d u a l l y s o cd w i n d l i n gs y s t e m a t i cv o l u m eg r e a t ，r e d u c i n gt h ei n t e r c o n n e c t - d e l a y i n gt i m e a m o n gc h i p si nt h es y s t e m ，t h u si t c a l li m p r o v es y s t e m a t i cf u n c t i o n s o cd e s i g n c h o o s ec o r ed e s i g nm e t h o db r i n gd e s i g nc y c l es h o r t e n ，c h i pc o s tr e d u c i n g ，b u tt e s t q u e s t i o nb e c o m i n gm o r ea n dm o r ed i f f i c u l t ，i td e m a n d sh i g h e rc o s te v e nt h a nd e s i g n a n dp r o d u c e i no r d e rt or e d u c et h ed i f f i c u l t yo ft e s t i n gd e s i g n e d , t h i st e x ti si nt e r mo f r e - t e s t i n g ，h a ss t u d i e dt h es o c o r i e n t e dl e v e lt e s t a b i l i t yd e s i g nm e t h o ds y s t e m a t i c a l l y p r i m a r yp r o b l e mo fs o c - o r i e n t e dh i e r a c h i c a ld e s i g n f o r t e s t a b i l i t yi s t h e s u r e n e s so ft e s t i n gt h et a c t i e s , b a s e do ft h es t u d yo ft e s t - b u sa n di e e e11 4 9i n d e t a i l e d , t h et h e o r yo fs o c - o r i e n t e dh i e r a c h i c a ld e s i g nf o rt e s t a b i l i t yi sp u tf o r w a r d a n di su s e di nv a d ( v i d e oa d d e dd a t a ) b a s e do fi e e e1 1 4 9 ，t h i sh i e r a c h i c a l t e s t a b l es t r u c t u r ec 锄m a n a g et h ed i f f e r e n tc o r e si no n es o c ，i n c l u d i n gi e e e11 4 9 1 a n di e e ep 1 5 0 0t e s t sr i n gc o r e sa n db i s t e dm e m o r yc o r e s ，e t c t h ea d v a n t a g eo f t h i s m e t h o di se x t r e m e l yl o wa r e aa n dp i ne x p e n s e s f l e x i b l er e - u s i n ga n dc o m m o n a l i t y c o n f i r mt h ew h o l et e s ts c h e m eo fs o c ，t h et e s t i n gs t r u c t u r ep r o b l e mi ss t u d i e d a f t e r w a r d s t h i st e x th a ss t u d i e dt h et e s ts t r u c t u r a ld e s i g no fs o ca tf i r s t ，i n c l u d i n g t e s ta c c e s sm e c h a n i s mt a mf o rc o n v e y i n gt e s td a t aa n dt e s tc o n t r o l l e rd e s i g n e df o r c o n t r o l l i n gi p ( i n t e l l i g e n tp r o p e r t i e s ) c o r e b a s e do fa n a l y s i n gp r e s e n tp o p u l a rt a m i nd e t a i l ，t h i st e x th a sc o m b i n e dv a d - s o cs y s t e ma n dd e s i g n e dak i n do f h i e r a c h i e a lc h i pl e v e lt e s ts t r u c t u r ei nc o m m o nu s e p a r t i a li s o l a t i o nt i n g si sp r o p o s e d i nt h i st e x ta f t e ra n a l y z i n gi e e e11 4 9 a n di e e e ，p 1 5 0 0i s o l a t i o nr i n g s ，w h i c hc a n a v o i di n c r e a s i n ga r e aa n dp e r f o r m a n c ee x p e n s e sa n dt i m ed e l a yi nk e yt i m er o u t e t h i st e x th a sa n a l y s e dt h es o f t w a r ea n dh a r d w a r ed e s i g no fv a d s o ci n c o o r d i n a t i o n ，d e s i g nf o rt e s t a b i l i t y , e t c a n dh a sr e a l i z e dt h ed e s i g nf o rt e s t a b i l i t yo f v a d s o c ；t a k ee m b e d d e dm c u a sr e s e a r c ho b j e c tt - r e a l l y , s y s t e ml e v e ld e s i g nf o r t e s t a b i l i t ym e t h o dm a k ef u r t h e rd e t a i l e dr e s e a r c h ，t h ea l g o r i t h mo fh i e r a c h i c a lt e s ti n s y s t e mm e a s u r a b i l i t yd e s i g na n dt h ef a t d tm o d e li nc o m l n o nu s ea r et e s t e de t c k e y w o r d s ls y s t e mo i lac h i p , h i e r a e h i e a ld e s i g nf o rt e s t a b i l i t y ， t e s ta c c e s sm e c h a n i s m , p a r t i a li s o l a t i o nr i n g s v i i 上海大学工学硕士论文 面向s o c 的层次化可铡性设计方法研究 原创性声明 本人声明：所呈交的论文是本人在导师指导下进行的研究工作。 除了文中特别加以标注和致谢的地方外，论文中不包含其他人已发表 或撰写过的研究成果。参与同一工作的其他同志对本研究所做的任何 贡献均己在论文中作了明确的说明并表示了谢意。 签名：变盔蟑 日期绝堕：；：显 本论文使用授权说明 本人完全了解上海大学有关保留、使用学位论文的规定，即：学校有权保留论文及送交 论文复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部分内容。 ( 保密的论文在解密后应遵守此规定) 名：鲎垫日期：型、兰星 上海大学工学硕士论文面向s o c 的层次化可测性设计方法研究 第一章概论 目前，随着系统芯片s o c 设计的广泛应用，半导体行业的竞争日益激烈，要 设计出工艺先进、功能强大并能快速投入市场的产品，i p 复用己成为关键手段。 在这种形势下，对于i p 核以及s o c 的测试，已经无法采用以往的外部测试方法， 雨只能采用可测性设计的方法解决s o c 的测试以及故障诊断问题。采用可测性的 设计方法可以给测试工作带来很多益处：如减少测试时间、简化测试过程、提高 故障覆盖率等。可测性设计有很多种，如基于扫描设计、b i s t 、边缘扫描设计 等等。现在对可复用i p 核的可测性设计方法研究较多，而对于系统级s o c 的可测 性设计研究还处于摸索阶段。 本晕首先提出了研究课题及相关的技术与发展现状：随后介绍了系统芯片 s o c 、i p 核、i p 核测试复用的一些基本概念，以及系统芯片测试中存在的核级、 系统级的测试难题；接着对本论文的研究重心做了详细的介绍；最后是本论文的 结构安排说明。 1 1 课题的提出及相关的技术发展现状 目前，国内外要实现在模拟视频信号中叠加入一定量字符信息的方法基本上 有两种模式1 。一种是将摄像机输出的视频信号先输入到图像卡或图形编辑器转 换成数字图像，再在p c 机中运用相应的操作软件以实现字符信息的叠加：另一 种是用一些标准的集成电路和分立元件组成专用的字符叠加设备。后者由于设备 的造价相对较低，较为适用于一些所需叠加字符信息量较少，字符信息相对变化 较少的场合，故其使用范围较广。 近几年来，国内使用摄像监控系统的地方越来越多，如银行、大型商场等。 在这些摄像监控系统中，有许多摄像监控点拍摄的图像画面极为相似，有些如不 加指定会很难区别，这就使整个系统的正常运行存在一定的不便之处。特别是当 图像录像后重放时，这个问题就更突出。为此，在很多摄像监控系统中使用了上 述第二种方法所讲的字符信息叠加设各，使系统中每一个摄像监控点的图像画面 上叠加一定数量的文字字符、或图标符号等，以使每一个画面都能很容易地区别， 上海大学工学硕士论文 面向s o c 的层次化可溯性设计方法研究 同时，这些叠加了文字字符、图标的视频信号能直接输入到录像机进行录像和在 监视器上显示。 针对上述第二种方法，本文作者所在项目组自行设计了叠加字符信息于视频 信号的专用集成电路v a d ( d ：v i d e oa d d e dd a t a ) ，见图1 1 所示。将原来专 用字符叠加电路中的几十块数字和模拟标准集成电路所实现的功能全部集成于 v a d 中来完成。随着集成电路制造技术的进一步发展，系统芯片s o c 已经成为 现实，专用v a d - - s o c 芯片应运而生，如图1 3 所示，在一块芯片上集成了m c u ， 双口r a m ，f c a ( v a d 芯片的改进设计) 等i p 核模块，能够实现彩色信息和 动态字符的叠加，无需外围任何电路就能够通过计算机的远程控制来实现不同字 符的多种显示方式。 图1 1 v a d 芯片的实物图 f i g l lt h ep r a c t i c a l i t yo f v a dc h i p 用该系统制作的专用字符叠加设备工作在由摄像机和监视器组成的摄像监 控系统中时，是以较独特的挂接方式介入系统的。如图1 - 2 所示，即：设备的视 频信号输入端和叠加信息输出端为同一个节点，设备的介入对原系统无插入损 耗。这不仅能保证摄像监控系统的信号质量，也为原有摄像监控系统的改造提供 了极大的便利。 “。晤面；萧磊习赢i i l 符叠加专用系统l 图i - 2 使用v a ds o c 所构建的摄像监控系统结构图 f i g l 一2i m a g es u p e r v i s o r ys y s t e md e v e l o p e db yv a d s o c 为了缩短设计周期，降低测试成本，现在普遍采用s o c 的可测性设计方法。 在s o c 的可测性设计过程中，设计复用是提高设计效率的有效手段，可重用的 i p 核是该方法的基础。i p 核是一些预先设计好可用于各种复杂应用的模块，基 于伊核的s o c 系统测试有其独特的特点： ( 1 ) 具有多个需要测试的独立模块； 上海大学工学硕士论文面向s o c 的层次化可涮性设计方法研究 图1 - 3v a d s o c 结构图 f i g1 - 3t h ef r a m e w o r ko f 、，a d - s o c ( 2 ) 各独立模块需要不同的测试策略； ( 3 ) 对整个系统的整体测试等。 所以，s o c 的可测试设计解决的关键问题是：如何建立一条敏化路径，把 测试序列送入已深嵌于s o c 中的独立模块，并得到独立模块的测试响应，实现 对独立模块的测试；如何实现系统级测试；如何在不过分增加测试电路面积开销、 系统电路延迟开销和系统测试时间的基础上，保持较高的测试故障覆盖率等。 i e e e1 1 4 9 1 测试环结构已经成为边缘扫描的基本结构，i e e e1 1 4 9 1 测试环 结构为基于i p 核测试复用的s o c 可测性设计提供了一个新的方案。基于i e e e l1 4 9 1 测试环结构的层次化可测性设计方法如何才能同时完成具有i e e e1 1 4 9 1 测试环结构、i e e ep 1 5 0 0 测试环结构以及b i s t e d 存储器核测试结构的s o c 的 可测性设计。当前s o c 的设计中，m c ui p 核使用的极为广泛，m c ui p 核本身 也是一个小型的s o c ，既然基于i e e e1 1 4 9 1 测试环结构的层次化可测性设计方 法具有通用性，那么m c ui p 核的设计也应该可以使用基于i e e e1 1 4 9 1 测试环 结构的层次化可测性设计方法。 本文主要就是从这些问题出发，来进行专用v a d s o c 的可测性设计研究。 1 2 系统芯片s o c 和i p 核 集成电路芯片工艺的发展，每隔一年半芯片规模增长一倍，工作速度翻一番， 这是从2 0 世纪后半期集成电路发展趋势总结出来的经验规律，通常称为摩尔定 律。直到目前为止，集成电路产业仍然按照摩尔定律在快速发展。在2 0 0 2 年， 使用最新的0 1 3 ；u n 工艺技术可以使得集成电路的规模达到3 3 0 m 只晶体管，这 3 上海大学工学硕士论文面向s 0 c 的层次化可测性设计方法研究 完全可以将一个完整的系统集成到单个芯片上，于是便出现了所谓的系统芯片 s o c ，而可复用i p 核技术大大促进了s o c 的设计过程。 1 2 1s o c 的基本概念 随着v d s m i 艺技术的发展，集成电路的设计己经进入s o c 时代。s o c 是在 a s i c 的基础上发展起来的，能够实现一个系统的功能。h e n r yc h a n g 比3 1 等人认 为s o c 是一种复杂的集成电路，它将终端产品的主要功能单元完全集成在单个芯 片或芯片组中。通常，s o c 包括一个可编程处理器、片上存储器和由硬件实现的 加速功能单元。另夕b s o c 作为一个系统需要直接与外部世界打交道，因而它一般 还包含模拟部件以及数模转换部件，在未来它还可能会将光微电子机械系统 ( o m e m s ) 部件集成在一起。尽管s o c 设计方法只是近几年才发展起来的， 但发展势头迅猛，目前s o c 是微电子业界最热门的话题之一。 当前关于s o c 还没有统一的定义，而且随着时间的推移其内涵还在不断发 展，s o c 一般具有以下特征4 1 5 1 5 5 2 1 1 ) 它是一种实现复杂系统功能的超大规模集成电路。 2 、s o c 不仅包含复杂硬件电路部分，而且还包含软件部分。 3 ) 复杂硬件电路一般内含一个或多个i p 核( 特指微处理器m p u 、微控制器 m c u 或数字信号处理器d s p 等作为软件执行载体的特殊i p 核) ，而且在 设计中大量复用第三方的i p 核。 4 1 一般采用超深亚微米工艺技术来实现。 1 2 21 p 核的基本概念 i p 的中文意思为知识产权，它是s o c 中最重要的标志，可定义为密封在硬 件设计中的可重复利用的软件。i p 核模块有行为、结构和物理三级不同程度的 设计，对应有主要描述功能行为的“软i p 核”、完成结构描述的“固i p 核”和基于 物理描述并经过工艺验证的“硬i p 核”三个层次。 软i p 核通常是以某种h d l 文本提交给用户，它已经经过行为级设计优化和功 能验证，但其中不含有任何具体的物理信息。软i p 核用计算机高级语言( r t l 、门 级v e f i l o gh d l 或v h d l ) 的形式描述功能块的行为，但是并不涉及用什么电路和 上海大学工学硕士论文面向s o e 的层次化可测性设计方法研究 完全可以将一个完整的系统集成到单个芯片上，于是便出现了所谓的系统芯片 s o c ，而可复用i p 核技术大大促进了s o c 的设计过程。 1 2 1s o c 的基本概念 随着v d s m i 艺技术的发展，集成电路的设计己经进入s o c h q 代。s o c 是在 a s i c 的基础上发展起来的，能够实现一个系统的功能。h e n r yc h a n g 。“”等人认 为s o c 是一种复杂的集成电路，它将终端产品的主要功能单元完全集成在单个芯 片或芯片组中。通常，s o c 包括一个可编程处理器、片上存储器和由硬件实现的 加速功能单元。另# b s o c 作为一个系统需要直接与外部世界打交道，因而它一般 还包含模拟部件以及数模转换部件，在未来它还可能会将光微电子机械系统 ( o m e m s ) 部件集成在一起。尽管s o c 设计方法只是近几年才发展起来的， 但发展势头迅猛，目前s o c 是微电子业界最热门的话题之一。 当前关于s o c 还没有统一的定义，而且随着时间的推移其内涵还在不断发 展，s o c 一般具有以下特征4 ”1 5 2 1 1 1 它是一种实现复杂系统功能的超大规模集成电路。 2 1s o c 不仅包含复杂硬件电路部分，而且还包含软件部分。 3 ) 复杂硬件电路一般内含一个或多个i p 核( 特指微处理器m p u 、微控制器 m c u 或数字信号处理器d s p 等作为软件执行载体的特殊i p 核) ，而且在 设计中大量复用第三方的i p 核。 4 ) 一般采用超深亚微米工艺技术来实现。 1 2 2i p 核的基本概念 i p 的中文意思为知识产权，它是s o c 中最重要的标志，可定义为密封在硬 件设计中的可重复利用的软件。i p 核模块有行为、结构和物理三级不同程度的 设计，对应有主要描述功能行为的“软i p 核一、完成结构描述的“固i p 核”和基于 物理描述并经过工艺验证的“硬i p 核”三个层次。 软i p 核通常是以某种h d l 文本提交给用户。它已经经过行为级设计优化和功 能验证，但其中不含有任何具体的物理信息。软i p 核用计算机高级语言( r t l 、f - j 级v e r i l o g h d l 或v h d l ) 的形式描述功能块的行为，但是并不涉及用什么电路和 级v e r i l o g h d l 或v h d l ) 的形式描述功能块的行为，但是并不涉及用什么电路和 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 电路元件实现这些行为。与硬核相比软核的设计周期短，设计投入少。由于不涉 及物理实现，用户能把r t l 级和f 级h d l 表达的软核修改为自己需要的设计，综 合到选定的厂商工艺上，增大t i p 核的灵活性和适应性。 i p 软核具有如下几方面的特点6 1 2 1 1 i p 软核是知识产权的载体，是完整i p 的基础。 2 i p 软核出h d l 语言写成，可读性好，易于推广使用，易于升级，具有很 好的可持续发展性。 3 i p 软核的应用，可提高设计效率及设计质量，大大缩短产品的开发周期， 使得极大规模的片上系统的设计成为可能。 4 i p 软核的应用可在提高企业的技术实力和竞争能力、提高技术人员水 平、提高企业知名度方面，带来显著的经济效益和社会效益。 硬核的电路布局布线和工艺是确定的，硬核已完成全部的前端和后端设计， 硬核提供设计的最终阶段的产品。 掩膜固核是一种介于软核和硬核之间的i p 核，通常以r t l 代码和对应具体工 艺网表的混合形式提供。固核是已经完成了综合的功能块，有较大的设计深度并 以网表的形式提交客户，使用固核允许用户重新确定关键性能参数，如果客户与 固核使用同一个生产线的单元库，则成功率会更高。 集成电路中i p 核技术受到广泛重视的主要原因是它为s o c 的设计提供了有 效途径，是s o c 的技术支撑，成为a s i c 设计方法学中的学科分支。而s o c 设计 技术是i c 设计技术的主流方向。从集成规模上说，现在的i p 核库已经包含有诸如 8 0 5 1 和a r a m 7 等微处理器、3 2 0 c 3 0 等数字信号处理器、m p e g i i 等数字信息压缩 解压器在内的i c 模块，这些模块郝曾是具有完整功能i c 产品，广泛用来与其他 功能块一起在印制电路板( p c b ：p r i n tc i r c u i tb o a r d ) 上构成系统的主板。如今 微电子技术己经具有实现系统集成的功能，因此这些i c 便以“i p 核”的形式嵌入到 a s i c 和s o c 中。 1 2 3s o c 的测试复用难题 与s o b 设计相类似，s o c 设计也分为两块，即m 核提供者和s o c 集成者。 i p 核提供者负责设计验证i p 核，而系统集成者需要从i p 核提供者手中购买i p 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 核，然后将它们组装起来形成一个系统。然而i p 核与s o b 中的分立器件不同， i p 核总是以某种描述的形式而不是以己经制造的实物形式从核提供者手中传送 到系统集成者手中，这样核提供者不可能像分立器件那样负责i p 核制造测试： i p 核的制造测试只能在i p 核被制造成芯片后才能进行，也即i p 核制造测试只能 由系统集成者来完成。 s o c 设计的难点之一是s o c 的测试问题。s o c 的测试问题又可分为核级测 试复用问题和系统级测试问题。 1 ) 核级测试复用闯题 众所周知s o c 设计的关键是i p 核复用，i p 核的复用不仅仅是电路逻辑的复 用，它还包含了i p 核的测试复用。i p 核测试复用不仅包含电路测试逻辑的复用， 而且包含测试向量复用。要实现i p 核的测试复用，就需要解决两个根本问题， 即口核的测试隔离( t e s ti s o l a t i o n ) 和测试访问( t e s t a c c e s s ) i p 核最终要嵌入到芯片中来实现，而芯片上一般要嵌入多个核，且可能还 包含一些用户定义逻辑u d l ，为了复用i p 核的测试向量，需要在测试过程中对 i p 核进行测试。测试隔离使得i p 核在测试过程中核与片上其它逻辑不至于相互 干扰。即在i p 核测试时，一方面可以保证片上其它逻辑不至于干扰i p 核测试； 另一方面保证坤核的测试响应不至于将片上其它核带入某种危险状态( 例如总 线冲突等等) 。 同s o b 的设计不同，在s o c 设计中，i p 核嵌入到芯片中作为芯片的一部分。 本文无法从芯片引脚宜接访问到口核输入输出端口，球核的输入输出端口也就 失去其原有的可控性和可观测性，从而使得s o c 中的i p 核测试变得非常困难。 同时它还意味着要实现i p 核的测试复用，必需要为i p 核提供相应的测试访问通 道。测试访问就是指i p 核在测试过程中通过一定路径向核的输入端口上施加测 试激励( s t i m u l u s ) 并从其输出端口上抓取期望的测试响应( r e s p o n s e ) 的过程。 所以，带有测试隔离和测试访问的i p 核测试结构( t e s ta r c h i t e c t u r e ) 应该 具有以下特征： 允许在没有片上其它逻辑( 其它核和u d l ) 的干扰下将测试向量传送到 i p 核的输入端口，并将核输出端口的测试响应传送出去进行分析。 阻止测试数据( 测试激励和测试响应) 在传送过程中干扰或损坏片上其 6 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 它与之在功能上相连接的逻辑电路。 允许在相互测试的情况下同时测试多个i p 核。 允许测试核、核或核、u d l 之间的互连。 允许对相邻逻辑没有任何特殊要求的情况下直接测试i f 核，从而使得i f 核的测试变得简单。 2 ) 系统级测试问题 系统芯片s o c 一般由若干个i p 核和一些u d l 组成，因此s o c 测试就是由 各i p 核单独测试、u d l 测试以及核、核或核、u d l 之间的互连测试组成。系统 级测试就是要为各i p 核和u d l 单独测试以及互连测试提供一种系统级的测试访 问机制( 礤m ：t e s ta c c e s sm e c h a n i s m ) 、系统级铡试控制( t e s tc o n t r 0 1 ) 以及 测试集成( t e s ti n t e g r a t i o n ) 。 由于p 核最终要被嵌入到芯片中，这样i p 核的输入输出端口一般无法像 s o b 中的分立器件那样可以直接访问，而通常i p 核的输入输出端口数目远远大 于芯片的输入输出引脚，因此全部通过复用芯片输入输出引脚来访问口核输入 输出端口的方法是不可行的。通常一个s o c 需要个系统级的测试访问机制来 传送各i p 核测试数据。测试访问机制就是要将测试激励从芯片的输入引脚传送 到核的输入端口上，并将核输出端口的测试响应传送到芯片的输出引脚上，这是 系统级测试的第一个问题。 系统级测试的第二个问题是测试控制问题。所谓测试控制就是指在芯片测试 过程中，当要测试某一个i p 核时就激活该i p 核，使其处于测试状态，而当测试 完成后就将该i p 核置于测试复位状态。而当完成整个芯片测试时要将所有i p 核 置于正常的功能模式。在今天豹s o c 中，片上复用的众多的i p 核不可能同时测 试，而是要分批进行测试。这就需要一种测试控制策略来控制片上i p 核的测试。 最简单的测试控制策略就是次测试一个i p 核，但实际上这种策略是非常不经 济的。因为一般而言，片上测试访问机制( 测试总线的宽度) 是一定的( 这受到 芯片可供复用的输入输出功。日a 。e 引脚数目的限制) 。而i p 核规模有大有小。对于一 个较小的i p 核，一般不需要整个片上的t a m ( 如测试总线) ，而只需要其中的 一部分。而如果一次只测试一个较小核，则将有很大一部分t a m 资源被浪费。 本文完全可以将几个比较小的i p 核组织在一起同时进行测试，从而减少芯片总 上海大学工学硕士论文 面向s 0 c 的层次化可测性设计方法研究 的测试时间，降低芯片成本。因此就需要有相应测试控制逻辑实现对片上口核 进行测试控制。芯片的测试控制由系统级测试控制器来完成。通常系统级测试控 制器由芯片集成者负责设计，以确保测试控制器能够正确控制各p 核在各种不 同工作模式之间进行切换，而i p 核提供者必须提供碑核在不同测试模式之间进 行切换的机制。 另一个重要的系统级测试问题就是测试集成。本文在s o c 设计过程中要复 用大量的i p 核，而这些i p 核主要来自于第三方的讲核提供者，不同i p 核提供 者有着不同的可测性设计策略。因此作为芯片集成者而言必需在设计芯片之前就 要定义好整个芯片的测试策略及相应的可测性设计方法，然后根据这个整体策略 来挑选适合的i p 核。同样，作为口核提供者也应该能够根据不同需要提供不同 版本的i p 核。 而测试向量集成是指将各个口核的测试向量集成在一起形成整个芯片的测 试程序( t e s tp r o g r a m ) 的过程。由于真正的测试设备的存储器容量是有限的， 医此要求芯片的测试程序一般不能超过a t e 所能提供的最大测试存储容量。这 样芯片的测试程序就不能是各口核测试向量的简单叠加，而应该进行向量压缩 以达到用尽量少的测试向量测试出尽量多的故障的目的。但过度的向量压缩会带 来更大的芯片测试功耗，因此需要在向量压缩和测试功耗之间进行权衡。 1 3 本论文的研究重心 在原有的专用视频叠加芯片v a d 的基础上，本文的主要重心是尝试由 v a d 、m c u 、存储器等i p 核集成在一起形成j 个简单的s o c 系统芯片，并对 其进行可测性设计研究。论文研究的主要内容如下： 1 结合视频叠加v a ds o c 芯片的设计，研究了面向s o c 的层次化可测性 设计方法，整个芯片采用的是层次化的可测性设计方法，内部的i p 核采 用不同的可测性设计策略。 2 具体分析了测试访问机制，在本文的设计中提出了一种层次化的测试访 闻管理机制；文章还详细研究了钡4 试环的概念，在详细的分析了s c c 系 统级测试三种常用的复用口核测试结构的基础上，提出了部分测试环的 相关理论，包括输入选择、输出选择等。这可以很方便的实现对芯片内 8 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 的各个l p 的控制、测试，极大的降低了可测性设计的面积和性能开销。 3 最后在分析了内置m 核的故障类型和相关的测试算法的基础上，提出了 一种改进的测试算法，采用层次化可测性设计对内嵌的m c ui p 核进行 了设计，进一步验证了系统级使用的层次化可测性设计方法的通用性。 初步估算后，引入可测性设计而增加的面积不超过原m c u 面积的5 ， 增加的引脚数目为4 个。 1 4 论文结构安排 本文在研究视频字符叠加s o c 系统芯片的基础上，主要是进行了系统级的 层次化可测性设计研究。研究内容涉及s o c 技术和深亚微米技术以及高速数字 信号处理技术、高性能设计、低功耗设计等等。 第一章概论部分提出了选题的意义，论文的内容。 第二章介绍了常用测试技术以及面向v a d s o c 的层次化可测性设计策略的提 出。包括测试的基本概念，重点介绍了边缘扫描测试技术及其实现方法， 并简单介绍了内建自测试和基于扫描设计技术。 第三章分析了s o c 测试设计中的测试访问机制t a m 理论，提出了适于系统的 层次化t a m 理论；介绍了测试环的概念，在研究已有理论的基础上提出 了部分测试环设计方法，对口核的输入、输出选择等进行了详细介绍。 第四章首先分析了视频叠加系统芯片v a d s o c 的设计方法，包括系统的软硬 件设计，仿真，验证技术：随后详细研究7v a d s o c 芯片的层次化可测 性设计方案的具体实现等。 第五章给出了层次化的s o c 功能测试算法、故障模型，最后对m c u 内部的逻 辑运算、程序计数器单元等进行了详细的设计等研究，从而对层次化可测 性设计技术做了更详细的研究，进一步验证了功能测试算法、方案的正确 性、通用性。 第六章总结了论文的研究成果和本文研究不足之处，并提出了本课题进一步研 究的方向与任务。 9 上海大学工学硕士论文面向s o e 的层次化可测性设计方法研究 第二章可测性设计方法及s o c 测试策略 随着集成电路的规模越来越大，使得将复杂系统集成在一个独立的芯片上完 全成为可能，于是便顺应产生了s o c 。然而一个在大规模集成电路阶段尚未解 决的问题变得更加的棘手，这就是s o c 的测试问题。测试费用占整个半导体产 品的成本比例越来越大。于是人们不得不在设计过程中就要考虑芯片的测试问 题，即要进行所谓的可测性设计。 本章首先阐述了测试的基本理论；随后介绍了当前集成电路设计中一些常用 的可测性设计方法，包括基于扫描设计方法和内建自测试方法以及用于系统级测 试的边缘扫描设计方法等：最后结合v a d s o c 系统，给出了面向系统级的通用 层次化可测试性设计策略。 2 1 集成电路测试的基本概念 集成电路的测试一般分为两种：功能测试和制造测试。功能测试是为了测试 电路的逻辑，时序等是否正确。芯片设计过程中的模拟和验证都是围绕着电路的 功能进行的，因而属于功能钡试的范畴；而一个正确的设计并不能保证制造出来 的芯片就能够正常工作，因为在制造过程中可能会出现这样那样的问题，譬如线、 线或层、层之间出现短路和开路等问题，都会导致电路不能正常工作，因此，在 芯片制造完成后还要对它进行测试，这就是制造测试。 以前人们采用专用的测试设备来完成制造测锰。在电路规模不大的情况下， 这种方法是可行的。但随着设计越来越复杂，电路的规模越来越大，测试也变得 越来越复杂，测试的费用越来越高，单纯依靠专用的测试设备的做法变得越来越 不可行，于是人们不得不在设计的一开始就考虑电路的测试问题，这就是所谓的 可测试性设计。 可测试性设计一般包含两个方面的内容盯1 ： 1 ) 为了使测试变得简单，增加适量的电路； 2 ) 在测试过程中，必须向电路施加一定量的测试序列，即测试向量，而测 试向量应尽可能简单； 可测试性设计的意义主要有嚏1 ： 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 1 )缩短产品上市时间t t m ( t i m et om a r k e t ) - 由于在设计时考虑了可测性 设计，这就允许设计者自动进行测试模式生成，从而大大缩短整个的设 计周期，加快产品进入市场的速度； 2 )降低测试费用：由于在设计时考虑了可测性设计，使得设计者可以顺 利运行a t p g _ t _ 具，而a t p g s e 具通常具有测试模式压缩能力，这样 就减少测试模式的数日，缩短了芯片测试时问，从而降低测试费用。 3 ) 提高产品质量：可测性设计可以使设计获得较高的故障覆盖率f c ( f a u l t c o v e r a g e ) 。 2 2 常用可测性设计方法 集成电路常用的可测性设计方法主要有三种瞰1 0 1 ，即基于扫描设( s c a n - b a s e d d e s i g n ) 、内建自测试b i s t ( b u i l t - i n - s e l f - t e s t ) 和边缘扫描设计( b o u n d a r y s c a n ) 等，下面逐一进行介绍。 2 2 1 基于扫描设计 基于扫描设计2 川3 眦1 是当前最常用的一种可测性设计方法。它是 指将电路中的普通触发器( f l i p - f l o p s ) 替换为具有扫描能力的扫描触发器并将这 些扫描触发器连接起来形成扫描链的种设计方法。扫描触发器最常用的结构是 多路器扫描触发器，即它在普通触发器的输入端口加上一个多路器，如图2 - 1 图2 - 1 扫描触发器 f i 9 2 1t h es c a b l eo ft r i g g e r 所示。图中d 为功能输入端口，q 为功能输出端口，s e 为扫描允许信号，c l k 为时钟输入端口，s c a n - i n 为扫描数据输入端口，s e a m - o u t 为扫描数据输出端口。 当s e = 0 时，触发器为正常的功能输入，而当s e = i 时，触发器为扫描输入。 上海大学工学硕士论文 面向s o c 的层次化可测性设计方法研究 扫描设计就是利用经过变化的扫描触发器连接成一个或多个移位寄存器，即 扫描链。图2 2 为扫描设计的基本结构。这样的设计将电路主要分成两部分：扫 描链与组合部分( 全扫描设计) 或部分时序电路( 部分扫描设计) ，很明显的降 低了测试向量生成的复杂度。 扫描输入 扫描控制 + t， c u t 组合部分 ( 或部分时序部分) 扫描输出 图2 2 扫描设计的基本结构 f i g2 - 2b a s i cc o n f i g u r a t i o no f s c a r m e dt e s t 基于扫描设计又分为两种：全扫描以及部分扫描。全扫描设计是指将电路中 所有的触发器替换为扫描触发器并将它们连在一起形成扫描链的设计方法，部分 扫描设计则是将电路中的部分触发器替换为扫描触发器并将它们连成一起构成 扫描链的设计方法。部分扫描一般用在那些时序关键( c r i t i c a lt i m i n g ) 的数据 通路( d a t ap a t h ) 设计上。因为数据通路速度快，对时序的要求非常严格。而扫 描替换增加了路径延时，故这些路径上的时序单元不进行扫描替换。 基于扫描设计可以显著地降低测试的复杂性，但是其不足在于使芯片西积略 微增大。这不仅是因为基于扫描设计要将普通的触发器替换为扫描触发器，而且 是由于采用基于扫描设计大大增加了布线复杂性，复杂布线本身也将占用较大的 芯片面积。 2 2 2 内建自测试设计 内建自测试5 5 2 1 是可测性设计的另一种重要方法。它的基本思想是 电路自己生成测试向量，而不是要求外部施加测试向量，它依靠自身来决定，所 得到的测试结果是否正确。因此，内建自测度必须附加两个额外电路：激励生成 器和响应分析器，如下图所示。 上海大学工学硕士论文 面向s o e 的层次化可测性设计方法研究 图2 3 内建自测试框图 f i g2 - 3t h es c h e m e o fb i s t 激励生成器生成电路所需的测试向量。有许多方法可以生成激励，使用最多 的方法是穷举法和随机法。计数器就是穷举法的一个较好的例子，而线性反馈移 位寄存器( l f s r ：l i n e a rf e e d b a c ks h i f tr e g i s t e r ) 则属于一种伪随机模式发生器。响 应分析器是将电路所产生的响应与已知正确的响应序列相比较，以便确定电路的 测试结果。一般地，响应分析器先将响应序列进行压缩，得到响应的特征。然后， 将其与期望的特征进行比较，以确定测试的结果。响应分析器的典型实现是多输 入特征寄存器(