计算机组成原理第3章习题指导.pdf

计算机组成原理第 3 章习题 1 第 3 章 系统总线 例例 3 1 假设总线的时钟频率为 100MHz 总线的传输周期为 4 个时钟周期 总线的宽度为 32 位 试求总线的数据传输率 若想提高一倍数据传输率 可采取什么措施 解 根据总线时钟频率为 100MHz 得 1 个时钟周期为 1 100MHz 0 01 s 总线传输周期为 0 01 s 4 0 04 s 由于总线的宽度为 32 位 4B 字节 故总线的数据传输率为 4B 0 04 s 100MBps 若想提高一倍数据传输率 可以在不改变总线时钟频率的前提下 使数据线宽度改为 64 位 也可以仍保持数据宽度为 32 位 但使总线的时钟频率增加到 200MHz 例例 3 2 在异步串行传输系统中 假设每秒传输 120 个数据帧 其字符格式规定包含 1 个起 始位 7 个数据位 1 个奇校验位 1 个终止位 试计算波特率 解 根据题目给出的字符格式 一帧包含 1 7 1 1 10 位 故波特率为 1 7 1 1 120 1200bps 1200 波特 例例 3 3 画图说明用异步串行传输方式发送 8 位二进制数据 十六进制表示为 95H 要求字 符格式为 1 位起始位 8 位数据位 1 位偶校验位 1 位终止位 解 异步串行传送在起始位之后传输的是数据位的最低位 95H 的最低位 D0 1 而且数 据位的最高位 95H 的最高位 D7 1 传输之后传输校验位 最后是终止位 数据 95H 的偶校 验位为 0 其波形图如图 3 1 所示 图 3 1 数据 95H 的传送波形 例例 3 4 在异步串行传输系统中 若字符格式为 1 位起始位 8 位数据位 1 位奇校验位 1 位终止位 假设波特率为 1200bps 求这时的比特率 解 根据题目给出的字符格式 有效数据位为 8 位 而传送一个字符需 计算机组成原理第 3 章习题 2 1 8 1 1 11 位 故比特率为 1200 8 11 872 72 bps 例例 3 5 为了减轻总线负载且避免多个部件同时占用总线 总线上的部件应具备什么特点 解 以 CPU 片内总线为例 在每个需要将信息送至总线的寄存器输出端接三态门 由三 态门的控制端控制什么时刻由哪个寄存器输出 当控制端无效时 寄存器和总线之间呈高阻状 态 例例 3 6 画一个具有双向传送功能的总线逻辑框图 解 在总线的两端分别配置三态门 就可使总线具有双向传送功能 如图 3 2 所示 图 3 2 具有双向传送功能的总线逻辑 例例 3 7 在数据总线上接有 A B C D 四个寄存器 画出满足下列要求的电路框图 1 在同一时间实现 D A D B D C 寄存器间的传送 2 要求 T0时刻完成 D 总线 T1时刻完成总线 A T2时刻完成 A 总线 T3时刻完成总线 B 解 1 图 3 3 所示电路可在同一时刻实现 D A D B D C 图中 T 控制三态门打开 计算机组成原理第 3 章习题 3 将 D 寄存器中的内容送至总线 并由 m 脉冲同时打入到 A B C 寄存器中 T 和 m 的时间关 系如图中所示 图 3 3 例 3 7 1 答图 2 图 3 4 所示的电路能满足例 3 7 2 的要求 图中三态门 1 受 T0 T1控制 以确保 T0时刻 D 总线 以及 T1时刻总线 接收门 1 A 三态门 2 受 T2 T3控制 以确保 T2时刻 A 总线 以及 T3时刻总线 接收门 2 B T0 T1 T2 T3波形图如图中所示 此题还可采 用其他方案 读者可自行练习 图 3 4 例 3 7 2 答图 例例 3 8 试比较链式查询方式 计数器定时查询方式和独立请求方式各自的特点 解 链式查询方式只需 1 根总线请求线 BR 1 根总线忙线 BS 和 1 根总线同意线 BG BG 线像链条一样 串连所有的设备 设备的优先级是固定的 结构简单 容易扩充设备 但 对电路故障十分敏感 一旦第 i 个设备的接口电路有故障 则第 i 个设备以后的设备都不能进 计算机组成原理第 3 章习题 4 行工作 计数器定时查询方式的总线请求 BR 和忙 BS 线是各设备共用的 但还需 log2N N 为设备数 根设备地址线实现查询 设备的优先级可以不固定 控制比链式查询复杂 电路故 障不如链式查询方式敏感 独立请求方式控制线数量多 N 个设备共有 N 根总线请求线和 N 根总线同意线 总线仲裁 线路更复杂 但响应时间快 且设备优先级的次序控制灵活 可以预先固定 也可通过程序来 改变优先次序 还可在必要时屏蔽某些设备的请求 例例 3 9 什么是总线的负载能力 解 总线的负载能力即驱动能力 是指当总线接上负载后 总线输入输出的逻辑电平是否 能保持在正常的额定范围内 例如 PC 总线的输出信号为低电平时 要吸入电流 这时的负载 能力即指当它吸收电流时 仍能保持额定的逻辑低电平 总线输出为高电平时 要输出电流 这时的负载能力是指当它向负载输出电流时 仍能保持额定的逻辑高电平 由于不同的电路对 总线的负载是不同的 即使同一电路板在不同的工作频率下 总线的负载也是不同的 因此 总线负载能力的指标不是太严格的 通常用可连接扩增电路板数来反映总线的负载能力 例例 3 10 假设总线的时钟频率为 33MHz 且一个总线时钟周期为一个总线传输周期 若在 一个总线传输周期可并行传送 4 个字节的数据 求该总线的带宽 并分析哪些因素影响总线的 带宽 解 总线的带宽是指单位时间内总线上可传输的数据位数 通常用每秒传送信息的字节数 来衡量 单位可用字节 秒 Bps 表示 由时钟频率 f 33MHz 可得时钟周期 T 1 f 根据题目假设的条件