数字电子技术春季A卷答案.pdf

第 1 页 共 8 页 国防科技大学国防科技大学 2009 学年春季学期学年春季学期 数字电子技术基础 考试试卷考试试卷 A 卷参考答案 卷参考答案 考试形式 闭卷 考试时间 120 分钟 满分 100 分 题 号 一 二 三 四 五 六 总 分 得 分 评阅人 注意 1 所有答题都须写在此试卷纸密封线右边 写在其它纸上一律无效 2 密封线左边请勿答题 密封线外不得有姓名及相关标记 得分得分 一 一 填空题 每空填空题 每空 0 5 分 共分 共 10 分 分 1 逻辑等式DCBACF 的对偶式是CDADCABF 反演式是DCDACBAF 均化成最简 与或 式 2 98 10 1100010 2 1100 1011 余3 BCD 3 按照逻辑功能的不同 触发器可以分成 D RS JK T T 等类型 而在后四种触发器中 JK 触发器的功能最强 它包括了其它三种触发器的 功能 4 10AA 若0 AA 0 5 描述时序逻辑电路的三组方程是指 驱动 方程 状态 方程和 输出 方程 学号 姓名 学院 年级 专业 密 封 线 PDF 文件使用 pdfFactory Pro 试用版本创建 第 2 页 共 8 页 6 设计模值为 61 的二进制计数器和十进制计数器分别需要 6 级和 8 级触 发器 一个五位二进制加法计数器 由 00000 状态开始 问经过 109 个输入脉冲后 此计数器的状态为 1101 7 为构成 4096 4 位的 RAM 需要 16 片 1024 1 的 RAM 并且还需要外加需要外加 2 位地址译码以完成寻址操作 8 已知 8bitD A 转换器的最大输出电压是 9 945V 当输入代码为 10111001 时 输出的电压为 7 215V 9 A D 转换器将模拟信号转换为数字信号的转换过程一般分为四个阶段 即采样 保持 量化 和编码 1 下列说法正确的是 D A 一个逻辑函数全部最小项之和恒等于 0 B 一个逻辑函数全部最大项之和恒等于 0 C 一个逻辑函数全部最小项之积恒等于 1 D 一个逻辑函数全部最大项之积恒等于 0 2 下列 B 的输入端允许悬空 A CMOS 反相器 B TTL 与非门 C NMOS 同或门 D CMOS 异或门 3 下列 A 输出不允许并联使用 A 典型 TTL 门 B OC 门 C OD 门 D 三态门 4 在下列器件中 不属于组合逻辑电路的是 C A 译码器 B 全加器 C 寄存器 D 优先编码器 5 下列 B 触发器具有空翻现象 A 基本 RS 触发器 B 同步 D 触发器 C 主从 JK 触发器 D 边沿 T 触发器 得分得分 二 选择题 共二 选择题 共 10 小题 每小题小题 每小题 2 分 共分 共 20 分 分 PDF 文件使用 pdfFactory Pro 试用版本创建 第 3 页 共 8 页 6 若一边沿 JK 触发器的原状态为 0 欲在 CP 作用后仍保持为 0 状态 则激励函数 JK 的值应是 D A J 1 K 1 B J K C J 1 K 0 D J 0 K 7 用触发器设计一个同步 36 进制的计数器所需要的触发器的数目是 C A 4 B 5 C 6 D 7 8 在下列器件中 不属于时序逻辑电路的是 B A 移位寄存器 B 数据选择器 C 顺序脉冲发生器 D 序列信号发生器 9 石英晶体多谐振荡器的输出脉冲频率取决于 C A 电路 RC 参数大小 B 组成振荡器的门电路的平均传输时间 C 晶体的固有频率 0 f D 晶体的固有频率 0 f 和 RC 参数值 10 下列 A D 转换器中运行速度最快的是 C A 积分器型 ADC B 计数器型 ADC C 并联比较型 ADC D 逐次渐进型 ADC 1 用卡诺图法将逻辑函数 F 化为最简 与或 式 其中 m DCBAF 10 7 6 5 3 给定的约束条件为 0 84210 mmmmm 解 逻辑函数 F 的卡诺图如下 3 分 得分得分 三 分析简答题 共三 分析简答题 共 4 小题 每小题小题 每小题 5 分 共分 共 20 分 分 学号 姓名 学院 年级 专业 密 封 线 CD AB 00011110 00 01 11 10 X 11 1 1 1 000 00 0 XX X X 则有 DBAF 2 分 PDF 文件使用 pdfFactory Pro 试用版本创建 第 4 页 共 8 页 2 8 选 1 数据选择器 CT4151 芯片构成下图所示电路 求输出函数 ABCDY 的最大项之积的形式表示 解 CBADABCDABCDBACDABCABCY 11 2 分 m 15 5 12 3 9 1 8 0 m 15 12 9 8 5 3 1 0 2 分 M 14 13 11 10 7 6 4 2 1 分 3 下图为 555 定时器构成的单稳态触发器 已知 VCC 10V R 33K C 0 1uF 求 1 对应画出 VI VO的波形 2 计算输出电压 VO的脉冲宽度 Tw 解 0 Y CT 4151 ST A2 A1 A0 D0D1D2D3D4D5D6D7 W C B A 1D DD0 01 W D VI 84 6 7 15 3 VCC C0 01uF VO R RL 555 2 1 VI VO的波形如下 2 分 I V O V t t 0 0 W T 2 脉宽 Tw 计算 3 分 CCCC CC W VV V RCT 3 2 0 ln 1 1RCms63 3 PDF 文件使用 pdfFactory Pro 试用版本创建 第 5 页 共 8 页 4 画出下图电路中触发器输出端 Q 的电压波形 输入信号 A B 的波形如图中所 示 触发器的初始状态为 0 解 解 1 依题意令特快为 A 直快为 B 慢车为 C A B C 为 1 代表有发 车请求 A B C 为 0 代表无发车请求 三者对应的开车信号输出分别为 FA FB FC 则可列真值表如下 6 分 A B C FA FB FC A B C FA FB FC 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 1 0 1 1 0 0 0 1 0 0 1 0 1 1 0 1 0 0 0 1 1 0 1 0 1 1 1 1 0 0 得分得分 四 旅客列车分为特快 四 旅客列车分为特快 A 直快 直快 B 和慢车 和慢车 C 它们的优先顺 它们的优先顺 序依次为特快 直快 慢车 同一时间内只能有一种列车从车站开出 序依次为特快 直快 慢车 同一时间内只能有一种列车从车站开出 即只能给出一个开车信号 即只能给出一个开车信号 共 共 15 分 分 1 试用与非门实现该电路功能 写出完整的设计过程 并要求电路最简 试用与非门实现该电路功能 写出完整的设计过程 并要求电路最简 10 分分 2 试用试用 3 线 线 8 线译码器线译码器 74LS138 设计一个满足上述要求的排队电路 允设计一个满足上述要求的排队电路 允 许附加必要的门电路 画出电路连线图 许附加必要的门电路 画出电路连线图 74LS138 的片脚图见下图的片脚图见下图 其输其输 出低电平有效 使能端出低电平有效 使能端 CBA SSSEN 5 分分 学号 姓名 学院 年级 专业 密 封 线 PDF 文件使用 pdfFactory Pro 试用版本创建 第 6 页 共 8 页 由真值表化简可得 3 分 AAAABCCABCBACBAFA BABABCACBAFB CBACBAFC 与非门实现电路图略 1 分 2 m ABCCABCBACBAFA 7 6 5 4 m BCACBAFB 3 2 1 mCBAFC 2 分 用 3 线 8 线译码器 74LS138 设计的电路图如下 3 分 得分得分 五五 试用同 试用同步十进制步十进制加加法法计计数数器器 74160 实现一个实现一个 59 进制进制的同的同步步计计数数 器 要求器 要求采采用用置数归零法置数归零法 画画出出相应相应的的接接线线图图 允 允许附许附加加必必要的门电要的门电 路 路 15 分 分 解 置数归零法电路连接如下 PDF 文件使用 pdfFactory Pro 试用版本创建 第 7 页 共 8 页 D R D R D R D R 0 Y 210 AAA 321 SSS 3 2 1 0 D D D D 10 AA S W 0 Q 0 Q 1 Q 1 Q 2 Q 2 Q 3 Q 3 Q 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 解 1 虚框内电路是一个典型的上边沿触发的 4 位异步二进制加法计数器 其计数长度受数据选择器 T1153 的输出 D RW控制 而 D RW又受 AB 输入信 号及译码器 T330 的输出控制 显然 AB 的取值不同 用于产生反馈置零信号 的 D RW的计数状态 0123 QQQQ就不同 故改变 AB 取值即可改变计数器的模 2 当 AB 00 01 10 11 时 分别组成了八进制八进制 十进制十进制 十十三三进进 制制和十十四四进制进制计数器 6 分 以 AB 10 为例简述电路的工作原理如下 随着计数脉冲 CP 的输入 4 个 得分得分 六六 下图所示下图所示为一为一可变进制可变进制计计数数器 该计器 该计数数器器由由 4 个个 JK 触发触发器 器 一个一个 3 线 线 8 线译码器线译码器 T330 和一个和一个 4 选选 1 数据数据选择器选择器 T1153 组成组成 S 为为片片选选端端 T330 输输出出表达式表达式为为 01270120 AAEAYAAAEY L 式中式中 使使能能端端 321 SSSE A2 A1 A0为为地址地址选择选择输入输入信号 信号 各触发各触发器器 初态初态为为 0 共 共 20 分 分 1 简要分析 简要分析图中虚框图中虚框内电路的功能 内电路的功能 5 分分 2 当当 AB 00 01 10 11 时 分时 分别组成几进制别组成几进制计计数数器器 简述简述其中其中一种一种 情况情况的的原理原理 10 分分 3 整个电路 整个电路是否易产生竞争是否易产生竞争 冒险冒险现现象象 若是若是 有 有何改进方案 何改进方案 5 分分 学号 姓名 学院 年级 专业 密 封 线 PDF 文件使用 pdfFactory Pro 试用版本创建 第 8 页 共 8 页 JK FF 的状态 0123 QQQQ按二进制规律递增计数 当 0123 QQQQ 1101 时 数据选择器 的输出0 52 YDW 使 4 个 JK FF 异步复位 由于 1101 仅作为瞬态