数字时钟课程设计.doc

吉林建筑大学城建学院电气信息工程系课程设计摘 要 数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械时钟相比，它一般具有走时准确显示直观无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站码头机场等公共场所的大型数字显电子钟。 本课程设计是要通过简单的逻辑芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS48、74LS90等连接成六十和二十四进制的计数器,再通过数码管显示，构成简单数字时钟。关键词:数字时钟;计数器;555芯片;分频器 ABSTRACT Digital electronic clock is a clock device with digital display seconds, points, compared with the traditional mechanical clock, it generally has the advantages of accurate, intuitive display, no mechanical transmission device, which has been widely used: electronic watches, the daily life of the people of the electronic alarm clock, a large number of to the stat, wharf, airport and other public places significant electronic clock. This course is designed to realize digital electronic clock through simple logic chip. Point is connected to the output to a second harmonic oscillator for clock pulse per second with 555 chip, using 74LS190 , 74LS48 and other connections into a counter 60 and the base 24, and then through the digital tube display, constitutes a simple digital clock.Keywords: digital clock; counter; 555 chip; frequency divider目 录目 录3第一章 绪论31.1 设计目的41.2设计任务及要求4第2章 数字时钟的整体设计42.1电路原理52.2方案认证52.3整体电路图6第3章 单元电路设计83.1振荡器83.2分频器83.3计数器93.4译码显示电路113.5校时电路12第4章 安装与调试14总 结15致 谢16参考文献17第一章 绪论1.1 设计目的 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，从而实现理论与实践相结合。总的来说，此次课程设计，有助于学生对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础1.2设计任务及要求 设计一个数字电子钟，具体要求如下： （1）准确计时，以数字形式显示时、分、秒的时间； （2）有校正时间功能； 第2章 数字时钟的整体设计2.1电路原理 数字时钟一般由6个部分组成，其中振荡器和分频器组成标准的秒信号发生器，由不同进制的计数器，译码器和显示器组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的十进制数字显示出来。“时”显示由二十四进制计数器、译码器和显示器构成，“分”、“秒”显示分别由六十进制计数器、译码器构成。其原理图框架如图2-1所示 图2-1 数字时钟原理框图2.2方案认证 （1）振荡器 振荡器是计时器的核心，主要用来产生时间标准信号，也叫时基信号。数字钟的精度，主要取决于时间标准信号的频率及稳定度。振荡器的频率越高，计时的精度就越高，但耗电量将增大。一般采用石英晶体振荡器经过分频后得到这一信号，也可采用由555定时器构成的多谐振荡器作为时间标准信号。 （2）分频器 振荡器产生的时基信号通常频率都很高，要使它变成能用来计时的“秒”信号，需由分频器来完成。分频器的级数和每级的分频次数要根据时基频率来定。例如，目前石英电子钟多采用32768 Hz的标准信号，将此信号经过15级二分频即可得到周期为1s的“秒”信号。也可选用其他频率的时基信号，确定好分频次数后再选择合适的集成电路。 （3）计数器 数字钟的“秒”、“分”信号产生电路都由六十进制计数器构成，“时”信号产生电路由二十四进制计数器构成。“秒”和“分”计数器用两块十进制计数器来实现是很容易的，它们的个位为十进制，十位为六进制，这样，符合人们通常计数习惯。“时”计数也可以用两块十进制计数器实现，只是做成二十四进制。上述计数器均可用反馈清零法来实现。 （4）译码显示电路 因本设计选用的计数器全部采用二十进制集成块，因而计数器的译码显示均采用BCD七段显示译码器，显示器采用共阴极或共阳极的七段显示数码管。 （5）校时电路 在刚开机接通电源或计时出现误差时，都需要对时间进行校正。校“时”电路的基本原理是将周期为0.5s的脉冲信号直接引进“时”计数器，同时将“分”计数器置零，让“时”计数器快速计数，在“时”的指示达到需要的数字后，切断0.5s的脉冲信号。2.3整体电路图使用经千分频器处理过的555多谐振荡器产生的脉冲信号，代替函数信号发生器给时钟电路提供脉冲信号。经过把上述各单元电路组合在一起就构成了数字时钟的整体电路，该电路基本上实现了设计要求。整体电路图如图2-2所示图2-2整体电路图第3章 单元电路设计3.1振荡器用555定时器构成的多谐振荡器电路：电容C、电阻R1和R2作为振荡器的定时元件，决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端（2脚）和阀值输入端（6脚）与电容相连；集电极开路输出端（7脚）接R1、R2相连处，用以控制电容C的充、放电；外界控制输入端（5脚）通过0.01uF电容接地。图3-1为555多谐振荡器电路图。 图3-1 555多谐振荡器电路图 3.2分频器 分频器由3个74LS90级联而成每级分频将频率为上一级的十分之一。三级级联组成千分频器把555多谐振荡器产生的1KHz脉冲降低到1Hz即一个脉冲周期为1S用以供计数器计数达到时钟的效果分频器.电路如图3-2所示图3-2 分频器电路图3.3计数器 有了秒脉冲信号，则可按照60s为1min，60min为1h，24h为一天来设定时、分、秒计数电路。分和秒计数器都是模为60的计数器，采用中规模集成电路十进制计数器至少需要两片。“秒”个位计数器的时钟CP信号是由分频器提供的周期为1s的脉冲信号，“分”个位计数器的CP信号是由秒计数器提供的进位信号，“分”计数器的进位信号送至“时”个位计数器的CP端。它们的个位是十进制计数器，而十位是六进制计数器，其计数规律为0001585900，秒、分计时器为60进制计数器，小时计时器为24进制计数器。实现这两种进制的计数器采用中规模集成计数器74LS90构成。图3-3为六十进制计数器电路图，图3-4为二十四进制计数器电路图。图3-3 六十进制计数器 图3-4 二十进制计数器3.4译码显示电路 译码显示电路的功能是将“时”、“分”、“秒”计数器输出的4位代码翻译并显示相应的十进制数的状态译码显示电路可采用74LS48七段译码驱动器。图3-5为74LS48 工作电路图 图3-5 译码显示电路3.5校时电路对校时电路的基本要求：在进行小时校正时不影响分和秒的正常计数，同理，在进行分校时时不影响秒的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲进行计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路基本相同，不同的是校时脉冲的产生与控制方式有所区别。 图3-6 校时电路 第4章 安装与调试按照数字钟的电路逻辑图进行安装。注意走线整齐，布线合理，器件的悬空端、清0端、置1端要正确处理等。然后根据先局部后整机的原则，按照系统所划分的功能模块，沿着信号的流向，分级进行调试。调试步骤如下：（1）接通电源逐级调试。如果出现错误，可先检查各芯片的电源线是否接上，并保证有正常的工作电压。（2）用万用表在74LS90的3脚测量输出电压，若指针左右摆动，且周期为0.5s，则正常。同样，用万用表测分频电路的输出信号，若为1s，则正常。（3）检查各级计数器的工作情况。将“秒”信号送入“秒”计数器，检查个位、十位是否按10s、60s进位，若不能正常显示，则需检查计数器74LS90、译码驱动器74LS48和数码管的工作状态。若不能正常进行60进制，则需检查产生清零信号的74LS90芯片是否正常。可按同样方法检查“分”和“时”计数器的工作情况。（4）检查校时电路的工作情况是否满足校时要求，若不正常，则需检查74LS90及74LS48芯片的工作状态。（5）将时间调整到59分50秒，观察整点报时电路能否正常工作，若不正常，则需检查相应的74LS48芯片的工作状态。（6）当所有功能模块调整好后，再进行整机联调，直至数字钟能进行正常工作。实物如图4-1,4-2所示。图4-1实物图图4-2实物图总 结这次课程设计是对这学期数字逻辑课程所学内容的一次综合练习，从中不仅强化了我对教材中知识的理解和掌握。而且也拓展了我在数字电子技术方面的知识，和对自己所学专业的认识。课程设计更是一个把所学知识应用于实践的过程，它对我动手能力的提高不言而喻。同时我从这次课设中知道：知识不仅仅是写在书本上的文字和死板的理论，它更是指导我们实践的工具。一些比较简单的逻辑器件，经过一定的理论知识分析，将它们组合在一起就构成了我们生活中普遍应用，几乎必不可少的电子时钟。完成课程设计的任务以后，看到自己的成果感到很有成就感，从而加强了自己对本课程的兴趣，更加有利于对本课程方面知识的进一步拓展性学习。致 谢 此次设计完成的很顺利，这和老师的悉心指导和同学的从旁帮助分不开。在硬件设计过程中，遇到不少困难，但是通过老师对电路的分析讲解和同学的示例，克服了一个个难关。在电路设计时，同学们