vhdl并入串出移位寄存器实验.ppt_第1页
vhdl并入串出移位寄存器实验.ppt_第2页
vhdl并入串出移位寄存器实验.ppt_第3页
vhdl并入串出移位寄存器实验.ppt_第4页
vhdl并入串出移位寄存器实验.ppt_第5页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

并入串出移位寄存器实验 根据实验内容中介绍的4位并入串出移位寄存器的设计方法 设计一个8位并入串出移位寄存器 常涛 程序如下 datain 7 0 是八位数据输入端 并行输入 clk脉冲输入端 数据的移位靠该引脚触发 load是读入数据控制端 dataout一位数据的输出端 波形仿真 当load由 1 变为 0 时 data in为01100100 之后根据波形可知每一clk上升沿时 输出依次为0110010之后输出一直为最后一个值即 0 01100100 011001000 硬件测试 实验连线 PIN 2接时钟信号PIN 3 PIN 13分别接拨码开关PIN 14输出接发光二极管 测试 现在拨码开关d0 d7为 00100101 点击播放视频 二次测试 现在拨码开关为d0 d7为10101010 点击播放视频
人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论