加法器功能测试及设计.doc_第1页
加法器功能测试及设计.doc_第2页
加法器功能测试及设计.doc_第3页
加法器功能测试及设计.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验三加法器功能测试及设计一、 实验目的1、 掌握全加器的工作原理逻辑功能及应用。2、 了解多种加法器型号的选择及功能。二、 实验仪器设备与主要器件实验箱一个；双踪示波器一台，稳压电源一台。4位二进制超前进位全加器74LS283、74HC283；74LS00三、 实验原理全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中最基本的运算单元电路。一位加法器有三个输入端、，即被加数、加数及低一位向本位的进位，有两个输出端、，即相加的和以及向高一位的进位输出。全加器的符号图1所示。AnBnCn-1SnCn0000000110010100110110010101011100111111 图1 图2本实验主要采用4位超前进位全加器74LS283逻辑符号如图所示四、 全加器的功能1、 用于数值运算，如习题1的图。2、 可实现组合逻辑函数，完成4位二进制数向BCD码的转换。如习题3的图。3、 还可以实现十进制加法的形式，如习题2的图。五、 实验内容1、 验证74LS283的功能，观察现象分析用4位全加器完成1位全加器或2位、3位全加器相加时电路应如何连接？进位输出的位置是否在C0 处显示？将结果填下表中。解：电路图连接如下图 经过观察得：完成1位全加器或2位、3位全加器时，其进位输出总是在比其高一位的输出中显示，只有在4位全加器运算时进位输出才在C0处显示。实验数据记录表全加器位数输入进位与加数被加数和与输出进位CiA4A3A2A1B4B3B2B1S3S2S1S0C1位000010001001002位100100010010103位000110101100004位111000110001114位110010111000112、 设计电路，完成1位十进制数的相加运算，实现2+3=5，4+6=10，7+9=16，用数码管显示结果，画出完整的电路图并记录数据解根据二进制与BCD码的关系得该电路的进位输出C为在此必须注意进位输出已不再是原来的C0而是C，这是这个实验的关键所在。电路图如下：数据记录表加法二进制码被加数二进制码二进制的和十进制的和进位0010001101015001000110101010101111001100001613、 连接BBCD码转换电路，将实验结果填入自拟表中，分析数据是否符合要求。解：电路图如下 数据真值表如下二进制码数码显示器值000000001100102001130100401015011060111710008100191010101011111100121101131110141111154、 设计一个将BCD码的8421码转换成余3码的电路，写出真值表及表达式，画出电路图。解：真值表如下BCD码余3码0000001100010100001001010011011
人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论