课程设计——拔河游戏机.doc

拔河游戏机一、 设计任务与要求拔河游戏机用9个灯泡指示灯排列成一行，开机后只有中间一个点亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速地、不断地按动产生脉冲，谁按得快，亮点向谁方向移动，不断地按，亮点不断地移动。移到任一方终端指示灯点亮，这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮点恢复到中心线。二、 总体框图译码器编码电路选择开关整形电路可逆计数器控制电路可逆计数器74LS193原始状态输出4位二进制数0000，经译码器输出使中间的一只指示灯点亮。当按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上，可逆计数器输出的代码经译码器译码和反相器74LS04后后驱动电平指示灯点亮并产生位移，当亮点移到任何一方终端后，由于控制电路的作用，使这一状态被锁定，而对输入脉冲不起作用。如按动开关3，亮点又回到中点位置，再次按动开关3，比赛又可重新开始。为指出谁胜谁负，需用一个控制电路，当亮点移动到任何一方的终端时，则判该方为胜，此时双方按键均无效，此电路可用或门实现，将双方终端接至或门的2个输入端，当获胜一方为“1”，而另一方则为“0”，或门输出为“1”，此时的输出再与编码电路的输出经一或门，分别送到74LS193计数器的CPD和CPU。 三、选择器件 74LS138 3线线译码器 1片74LS193 同步二进制可逆计数器 1片 74LS00 四2输入与非门 2片74LS04 六反向器 2片74LS08 四2输入与门 1片74LS32 四2输入或门 1片电阻 1 K 4个 1001个开关 单刀双掷开关 2个 单刀单掷开关 1个 下面详细介绍这些器件3.1 3线8线译码器74LS138 图（1）74LS138的逻辑符号图 图（2） 74LS138的逻辑框图输入的3位二进制代码共有8种状态，译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。图（1）为3线-8线译码器74LS138的逻辑符号图， 其有3个附加的控制端G1、G2A和G2B。当G1=1、G2A+G2B=0时，其附加门GS才输出高电平（S=1），译码器处于工作状态。否则译码被禁止，所有的输出端被封锁在高电平，这三个控制端也叫做“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码图（2）3线-8线译码器74LS138的逻辑符号图，图（3）为74LS138的内部原理图，表（1）为3线8线译码器 74LS138的功能表， 由3线-8线译码器74LS138的功能表也可以看出，当S1=0时，无论S2+S3等于0还是1，译码器都处于禁止状态，当S1=1,S2+S3=0时，译码器处于工作状态。 图 （3） 74LS138的内部原理图表 （1） 3线8线译码器 74LS138的功能表输入输出S1S2+S3A0A1A0Y0Y1Y2Y3Y4Y5Y6Y70X11111111 X 1 0 00 0 0 0 0 0XX00001111XX00110011XX01010101110111111111101111111111011111111110111111111101111111111011111111110111111111103.2 同步二进制可逆计数器74LS193 74LS193是双时钟4位二进制同步可逆计数器。图（4）（5）（6）分别是它的逻辑符号图、逻辑框图和内部原理图，表（2）是它的功能表。74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD1的条件下，作加计数时,令CPD1,计数脉冲从CPU输入；作减计数时，令CPU1，计数脉冲从 CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号 8974LS19333333ABVCCQBQAQCQDCPDCPUQCBCrLDDQCCC图（4）74LS193的逻辑符号图 图（5）74LS193的逻辑框图 图 （6） 74LS193的内部原理图RD1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD0,LD0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。清零预置时钟预置数据输入输出RDLDCPUCPDABCDQAQBQCQDHLLLLLLABCDABCDLHH加计数LHH减计数表（2）74LS193的功能表3.3 四2输入与非门74LS00 表（3）74LS00的功能表 图 （7） 74LS00的内部原理 图（7）（8）（9）分别是它的内部原理图、逻辑符号图和逻辑框图，表（3）是它的功能表。74LS001234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND 图 （8） 74LS00的逻辑符号图 图（9）74LS00的逻辑框图3.4 六反向器74LS04 图 （10） 74LS04的内部原理图仔细观察一下图中给出的三极管开关电路即 可发现，当输入为高电平时输出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系，它实际上就是一个非门。（亦称反向器）。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于 深度饱和的基极电流。它的逻辑框图、逻辑符号、逻辑功能表、内部原理图如图所示。 表（4） 图 （11） 74LS04的逻辑符号图 图（12）74LS04的逻辑框图3.5 四2输入与门74LS08 74LS08为四2输入与门，其逻辑符号，逻辑框图，内部原理图分别如图 74LS081234567141312111098VCC 4B 4A 4Y 3B 3A 3Y1A 1B 1Y 2A 2B 2Y GND图（11） 74LS04的逻辑符号图 图（14）74LS08的逻辑框图ABY000010101111 表（5） 图 （15） 74LS08的内部原理图74LS08内部集成了4个2输入端与门电路，他们实现“与”逻辑功能，即只有两个输入端全部为“1”时，输出才为“1”；输入端有一个或两个“0”，输出均为“0”。逻辑关系式为Y=AB。3.6 四2输入或门74LS32 图 （16） 74LS32的逻辑符号图 表（6）74LS32是四2输入端或门，根据或门的工作原理，输入端未使用的管脚必须全部接地，输入端使用的管脚最好对地接上3K的电阻。其逻辑符号，内部原理图，逻辑框图，分别如图(16)(17)(18)所示。 图（17）74LS32的内部原理图 图（18）74LS32的逻辑框图四、功能模块4.1 编码电路：由双时钟二进制同步可逆计数器74LS193构成，它有2个输入端，4个输出端，能进行加减计数。74LS193的特点是有两个时钟脉冲（计数脉冲）输入端CPU和CPD。在RD=0、LD1的条件下，作加计数时,令CPD1,计数脉冲从CPU输入；作减计数时，令CPU1，计数脉冲从CPD输入。此外，74LS193还具有异步清零和异步预置数的功能。当清零信号RD1时，不管时钟脉冲的状态如何,计数器的输出将被直接置零；当RD0,LD0时，不管时钟脉冲的状态如何，将立即把预置数数据输入端A、B、C、D的状态置入计数器的QA、QB、QC、QD端，称为异步预置数。图（19）为编码电路图，不断的按动按键A、B，给电路加脉冲，图（19）编码电路图图（20）加脉冲后编码电路输出波形图（a）图（20）编码电路输出波形图图（20）加脉冲后编码电路输出波形图(b)图（20）为加脉冲后编码电路输出波形图，其中，红、绿、蓝、黄四个颜色的波形分别对应74L3193的A、B、C、D的输出波形。4.2 整形电路：由与门74LS08和与非门74LS00构成。如图（21）所示。起初，由两片74LS08构成一RS触发器，它有两个输入端R、S和两个输出端Q、Q。当R=1、S=0时，则Q=0,Q=1,触发器置1。当R=0、S=1时，则Q=1,Q=0,触发器置0，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。经RS触发器后再经与门和与非门，以达到整形的目的。图（22）为不断按动按键A、B，经RS触发器后的输出波形，图（23）为对应的经整形后的输出波形图。因74LS193是可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CPD必须接高电平；进行减法计数时，加法输入端CPU也必须接高电平，若直接由A、B键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，使原先加的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键CPD都有可能进行有效的计数。图（21）整形电路图图（22）按键给定脉冲波形图图（23）整形后输出波形图4.3 译码电路： 图（24）译码后经反相器的输出波形图（25）译码电路图由两片3线8线译码器74LS138构成4线16线译码器。从译码器的输出Y0Y15中选9个输出经非门74LS32接灯泡，这样，当译码器输出为低电平时，灯泡的输入为高电平故电灯泡点亮。比赛准备，译码器输入为0000，Y0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移4.4 控制电路：由或门74LS32构成，其作用是指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。将双方终端接至或门的2个输入端，当获胜一方为“1”，而另一方则为“0”，或门输出为“1”，此时的输出再与编码电路的输出经一或门，分别送到74LS193计数器的CPD和CPU，于是计数器停止计数，处于预置状态，由于计数器数据端D0、D1、D2、D3和输出Q0、Q1、Q2、Q3对应相连，输入也就是输出，从而使计数器对脉冲不起作用。由上面的论述知各个模块之间是相互联系，密不可分的。编码是用一定位数的二进制数来表示十进制数码、字母、符号等信息的过程，即从m个输入中选中一个,编成一组n位二进制代码并行输出。译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，即输入是以n位二进制代码形式出现，输出是与之对应的电位信息。五、总体设计电路图5.1 电路设计仿真总体电路图和仿真图如图(25)所示，由仿真图可知，此电路设计无误，可以实现按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器上，可逆计数器输出的代码经译码器译码后驱动电平指示灯点亮并产生位移，当亮点移到任何一方终端后，由于控制电路的作用，使这一状态被锁定，双方按键产生的输入脉冲不起作用。如按动复位键C，亮点又回到中点位置，再次按C键则比赛又可重新开始。5.2 实验箱上操作现象及故障分析下面在数字实验箱上实验，首先分模块进行仿真，用74LS00组成RS触发器，将输出端接二极管，以验证触发器的功能的正确性，当开关A向上闭合时S端处于高电平，R端处于低电平，此时输出端的为高电平，二极点亮；管当将A移至下端时，S端处于低电平，S端处于高电平，输出为低电平，二极管不亮。在这个实验中，实验现象与理论一致，故器件和连线无误，下面验证整个编码电路的正确性，按电路图连接好后在输出端接示波器，按动开关，观察波形变化，当开关每向下闭合一次时，则会有一瞬间的低电平，其他时候均为高电平，则此模块正确无误。暂时先将4管脚接高电平，将输出接至二极管，其它均按设计的电路接，不断的打开、断开开关A，观察二极管的亮灭情况，发现此时所有二极管均不亮，由于已验证管脚5处没问题，故怀疑线路连接有问题，重新检查连线位置和导线图（25）总体电路仿真图本身，发现均无问题，则认为是编码器74LS193出现故障，则设计电路来检查该芯片是否真的存在问题，将14管脚接地，11连一电阻后接+5V电源A、B、C、D、分别接高电平，将 QA、QB、QC、QD分别接至二极管，检查二极管的亮灭发现二极管均不亮，故证明编码器74LS193出现故障，调换一74LS193发现二极管全部亮，证明此芯片正常，将此芯片与刚已连接好的编码电路连接发现二极管显示正常，重复上述的编码电路的连接过程，并将输出接至4管脚。将输出端接二极管，观察按动按键A、B观察二极管的亮灭情况，按A键则数值增加，按B键则数值减小，由实验现象证明此模块连接正确按电路图将全部电路连接完全，按动按键A、B观察二极管的亮灭情况，按A则亮的二极管左移，按B则亮的二极管右移，证明全部电路连接正确，达到了设计目的。5.3 设计总结5.3.1 仿真总结Multisim模仿了一个实际的电子工作台，。Multisim软件可以让我们方便的找到我们所需的器件，以及检测仪器，方便的进行设计和仿真，在仿真过程中我们还可以将导线设置为不同的颜色，有助于对电路图的识别和对电路一些输入、输出波形的观察。另外值得一提的是连接点的问题，在连接导线时，拖拽鼠标至另一导线的中间位置，即将两根导线直接连在一起，电路中将自动生成一个连接点，但在我们用仪器检测完所要检测的部分时，有时也会忽略这些小圆点，使得在以后的电路连接中不经意间编造成了短路，给我们的仿真和测试带来很大的不便。所以在仿真过程中，当我们每删除一个元器件时，便应当连暂时用不到的连接点一起删掉。在学习数字电子技术课程进行课程设计时并行学习使用Multisi