高灵敏度CCD光电信号检测系统的设计.doc

高灵敏度CCD光电信号检测系统的设计0. 引言图像传感器是目前最热门的技术之一，发展极为迅速1-3。采用CCD 图像传感器设计光谱仪，使得光谱仪具有测量快速、没有运动部件、体积小、重量轻、使用方便等一系列突出的优点，是光谱仪等科学仪器的发展方向4-9。光谱光电检测系统对CCD输出信号处理的目的就是尽可能地消除各种噪声和干扰，又尽量减少有效信号细节的损失，保证输出幅度，提高输出信号的稳定性，使得CCD动态范围内检测到的信号强度随被测信号的变化成线性变化，同时为了便于计算机处理和大容量存储，还必须对CCD输出信号进行数字化处理10-16。针对CCD的输出信号特点和光谱系统检测原则，设计了如图1所示的光电信号检测电路。整个设计分为电源设计、驱动电路设计、预处理、A/D转换以及微处理器五部分。限于篇幅，本文着重介绍CCD的输出信号预处理、A/D转换以及微处理器三部分的内容。CDS集成芯片预处理DATACLKSHP， SHD， CLAMP相关双采样IL-C6-2048C线阵CCDCCD驱动电路A/D转换低通滤波放大微控制器上位机箝位电路前置放大图1 IL-C6-2048C输出信号处理电路原理框图1. 高性能CCD简介本文采用的是加拿大DALSA公司生产的埋沟道型IL-C6-2048C线阵CCD。它主要的性能特点如下：（1） 单输出，最大数据输出率可达25M；（2） 2048个有效光敏单元，每行另有5个隔离单元和4个遮光单元（遮光单元用于暗电流检测）；在行转移时钟为750Hz时，25室温下，暗信号大小仅为8mV；（3） 光敏单元的尺寸为13um500um，中心距为13um，有效光敏阵列总长为26.6mm；（4） 具有抗光晕（Anti-Blooming）和曝光控制功能；（5） 高灵敏度：峰值（800nm）响应率为；饱和曝光量达到。（6） 埋沟道器件，动态范围宽，最大可达23600:1。2. CCD输出信号的预处理CCD的输出信号由于是负极性的离散模拟信号，并且混杂有幅度较大的复位脉冲干扰，为了获得高质量的脉动光谱信号，必须对CCD输出信号进行适当的预处理，才能通过A/D转换，进行进一步的处理。CCD输出信号的预处理包括前置放大、直流箝位、相关双采样、低通滤波和放大几部分，下面分别来进行介绍。2.1 CCD输出信号的前置放大电路CCD 器件是低功耗器件，其输出的视频信号电流非常小，也就是说，CCD的输出信号不足以驱动后面的视频信号处理电路。因此在CCD输出级要加上一级电流放大电路，以提高带负载能力。这部分电路在电路布局上，应尽量靠近CCD芯片的输出端，以减少传输延迟和信号变形3。图2 IL-C6-2048C前置放大电路本设计中IL-C6-2048C的输出信号放大电路采用的是射极跟随方式，因为射极跟随器有高的输入电阻和低的输出电阻，能隔离前后级电路的相互影响，起缓冲作用，同时有较大的电流放大倍数，所以可用作视频信号处理的输入级，放大器件采用MMBT3904晶体管，它是低噪声的器件，电流放大倍数(hFE=100)线性好，电路实现如图2所示。2.2 箝位电路箝位设计目的是实现直流电平箝位。由于CCD的输出信号因为包含了一个较大的直流成分，这个直流量很容易造成放大器的饱和或者引起共模效应。因此，CCD的输出信号不能往往不能直接加到后续放大器的输入端去。直流恢复目的是从信号中恢复出优化的信号直流分量，即将叠加在CCD像素上的直流电平恢复到一个希望的值。在实际电路设计中，直流恢复的实现是将前置放大后的CCD输出信号经过一个耦合电容连接到相关双采样（CDS）芯片的CCD信号输入端。CDS芯片会在输入箝位脉冲（CLAMP）为高电平时，在耦合电容端产生一个理想的直流偏置电压。所以需要为相关双采样设计一个合理的箝位脉冲。此脉冲信号有CPLD产生。2.3 相关双采样CCD直流电平箝位与相关双采样功能是由双采样集成芯片完成的。相关双采样是根据CCD输出信号和噪声信号的特点而设计，它能消除复位噪声的干扰，对噪声和低频噪声也有抑制作用，可以显著改善动态光谱检测系统的信噪比，提高信号检测精度。（1） 相关双采样原理由于CCD每个像元的输出信号中既包含有光敏信号，也包含有复位脉冲电压信号，若在光电信号的积分开始时刻t1和积分结束时刻t2，分别对输出信号采样（在一个信号输出周期内，产生两个采样脉冲，分别采样输出信号的两个电，即一次是对复位电平进行采样，另一次是对信号电平进行采样），并且使得两次采样时间之间的间隔远小于时间常数（Ron为复位管的导通电阻），这样两次采样的噪声电压相差无几，两次采样的时间又是相关的45。若将两次采样值相减，就基本消除了复位噪声的干扰，得到信号电平的实际有效幅值。图3是相关双采样原理图。 图3 相关双采样原理图CDS不仅能消除复位噪声，而且还有抑制低频信号的作用。下面给出这种电路的频率特性，以便清晰地表明CDS对低频信号抑制作用。被采样和保持后，其差值信号为： （1）式中，T为采样信号的周期。对进行傅立叶（Fourier）变换，即得的频谱为： （2）式中，是奈奎斯特采样频率。上式说明，几项频谱叠加的结果会造成频谱混叠现象，需要用一个矩形滤波器将n=1以上的频谱滤掉。这样CDS的传递函数为：图4 相关双采样传递函数 （3）的曲线如图4所示，可见CDS对低频适应。在期间内，复位信号基本保持不变，可视为频率为0的直流信号，因此便会被CDS消除掉。此外，CDS对于其它低频噪声（如噪声和白噪声）也有抑制作用。（2）基于AD9823的CCD相关双采样实现本设计中相关双采样是选用ADI公司推出的能工作于40M的CDS芯片，此芯片内部还集成有直流电平箝位电路。AD9823是一款应用于数码相机的CDS芯片。它可以对CCD输出数据率达40M的信号进行相关双采样，不但能够实现3.5dB固定增益的采样信号放大，而且提供内部的直流偏置，对CCD输出进行信号直流箝位，同时内部集成有低噪声暗电平箝位电路。图5是其功能方块图。图5 AD9823功能方框图从图5可以看出，CCD模拟信号经过电容隔直，再送到AD9823的CCD信号输入引脚，首先，先要进行直流恢复，完成输入电平箝位，这一步用来校正CCD信号经电容交流耦合后失去的直流参考电平，并为随后进行的CDS处理电路提供直流偏置。在功能方块图中，CDS模块同时实现直流恢复和CDS处理。直流偏置电平由内部箝位电路提供，是通过把信号电平输出和参考电平输出同时作为内部箝位电路的输入信号，经内部箝位电路后的输出信号用做为整个CCD信号的直流偏置电平。在箝位时序CLP的控制下，AD9823内部的箝位电路完成直流电平的箝位功能。箝位电平值存储在BYP2引脚电容上，可通过示波器测得。直流恢复后的信号再进行CDS处理。CDS模块还提供3.5dB的增益放大。AD9823为“伪差分”的输出形式。两个输出信号一个输出参考电平，另一个输出信号电平，为差分输入放大提供了很好的信号完整性。AD9823的工作时序主要有SHP、SHD、CLP三个。SHP、SHD是相关双采样工作时序。AD9823的相关双采样时序图如图6所示。SHP是噪声信号的采样/保持脉冲，其上升沿采样CCD信号的前肩，即对复位电平进行采样； SHD是视频信号的采样/保持脉冲，其上升沿采样CCD信号的后肩，即对信号电平进行采样。为达到相关双采样的最佳效果，两个采样脉冲的设计在时序上严格要求和CCD的实际输出信号时序相对应。DATAOUT是输出的信号电平。DATACLK时序的上升沿是A/D转换的采样信号。因为A/D转换启动是在双采样完成之后进行，所以在同一个像元周期内，DATACLK的上升沿，时序上比对应像素的SHD上升沿延迟一段时间，并且须在下一个SHP上升沿到来之前。SHP、SHD、DATACLK脉冲信号都是由CPLD产生。此外，AD9823的直流电平箝位功能是由CLP时序实现的。CLP时钟也是由CPLD产生。 图6 相关双采样时序图2.4 低通滤波和差动放大低通滤波和差动放大电路的设计主要考虑视频信号的幅度、噪声、工作频率以及系统所要求的分辨能力。CCD输出信号处理的相关双采样步骤消除了信号中的复位噪声，也抑制了1/f噪声和低频噪声，但是CCD输出信号中还含有高频噪声。高频噪声的主要来源有被耦合到CCD信号中驱动脉冲的高频分量，还有在采样脉冲开关时刻产生的尖峰干扰。要提高动态光谱检测系统的动态范围，需要采用低通滤波来滤除CCD输出信号中的高频噪声，以限制信号频率，防止在数字化时发生频率混叠而产生有效信号的干扰。由于脉动信号的信号微弱，所以在进行A/D转换前，需要对信号进行放大，使信号的变化范围符合A/D转换器的最大量程范围，从而充分利用模数A/D转换的量化分辨率。差动放大和低通滤波电路原理图如7所示。差动放大器和有源二阶低通滤波放大器件分别选用ADI公司的AD8132和AD8022实现。图7左半部分是由AD8132构成的差动放大电路。AD8132是低功耗、高速差动放大器。其通频带达350MHz，CMRR典型值为70dB；可通过电阻设置增益；内部集成由共模反馈电路，以提高增益和改善相位平衡。电路中+DIN接AD9823的信号电平输出端，-DIN接AD9823的参考电平输出端，VOCM端与稳定的参考电压连接，它是提供+VOUT和-VOUT的输出的共模电压幅值，所以VOCM的幅值设置结合考虑A/D转换的量程范围及信号实际幅值大小，以便充分利用A/D的转换精度。采用运算放大器组成二阶有源低通滤波器的方法有很多，在此处二阶有源低通滤波器采用压控电压源型低通滤波器，使用元件较少，是一种比较实验的电路。AD8022是低噪声、高速双运算放大器，它与R1、R2、C1、C2构成有源二阶低通滤波电路，分别对差动放大输出的两个输出信号进行二阶滤波。经过二阶滤波，能有效滤除信号中的高频干扰。有其构成的二阶低通滤波器如图7右半边所示。该滤波电路的传递函数为： （4）与二阶标准传递函数比较可得 （5） （6） （7）图7 CDS输出信号的差动放大、二阶低通滤波电路原理图具体设计时，根据对滤波器提出的特性要求，选择适当的固有频率、阻尼系数和通带增益，从而确定截至频率，然后再计算无源元件的值。有源器件选用低噪声、高速运算放大器，这也是此设计中选用AD8022的主要原因。经差动放大和滤波处理后，最终输出的信号值大小为： （8）此处，DIN为输入信号的差模。 VOUT1和VOUT2分别是两个二阶滤波的输出信号。由上式可见，放大倍数由RF1、RG1、RF2、RG2对应的比值乘积共同决定。要达到高的共模抑制比，图7中的AD8132的两个反馈电路应尽可能做到平衡，同时，为保证AD8132的两个输出信号平衡，达到高的信号质量，两个二阶低通滤波电路的参数也应该相同。差动放大电路中RF1和CF1又形成低通滤波，在信号差动放大同时，还能够抑制高频干扰。3. A/D转换CCD图像传感器完成了光电信号的转换以及相应的预处理，为了存储这些代表动脉脉动光谱信号强度的信息，需要将它们变成相应的数字信号。这就需要对CCD的输出信号进行A/D转换。本着系统设计高精度的设计原则，在兼顾一定采样率的同时，A/D转换精度的选择更为重要。在本课题中，选用模数转换器AD7674，其主要性能指标：（1）18位高精度分辨率，最大转换时钟频率可达800M；（2）非线性误差；（3）3种工作模式（WARP、NORMAL、IMPULSE），可根据不同需要进行选择：WARP模式适合于高速转换需要，此模式下，可达到最大转换速度800KSPS；IMPULSE模式是低功耗模式，最大转换速度可达570KSPS；NORMAL模式介于两者之间，最大转换速度为666KSPS。（4）5V工作电压；量程范围-4.096V4.096V；（5）内部集成有内部转换时钟，内部参比缓冲，误差校正电路，以及串、并行的输出信号接口。串行接口与3V、5V逻辑兼容。并行输出模式还可选择8位或16位工作模式。（6）逐次逼近型原理，支持全差分输入模式。图8 AD7674的功能框图AD7674的功能方框图如图5-8所示。在此设计中，工作模式选择NORMAL，接CPLD输出的DATACLK信号，作为外部启动A/D转换标志，AD7674作为从机，输出信号采用先转换后读出的SPI串行接口输出模式。AD7674的外部电路及其与微控制器之间的电路连接如图9所示。模数转换在片内时钟电路的控制下进行，转换结果存入片内移位寄存器，转换结束后，在外部时钟控制下将数据逐位输出至微控制器。AD7674的SPI从机数据串行输出时序如图5-10所示。当转换控制输入到来一个下降沿时，片内采样保持器由采样模式转变为保持模式，保持住模拟输入信号，并启动转换过程，此时BUSY信号变为高电平，在片内时钟电路的控制下进行模数转换，转换启动后，BUSY信号一直保持高电平，直到一次转换完成。如图5-2所示，转换完成后，BUSY信号变为低电平，此时可开始数据读出。转换结果以直接二进制串行的形式通过SPI口输出，外部时钟CLOCK每来一个上升沿，数据输出端SDOUT就输出1位数据，转换数据由MSB开始依次输出，共为18位，移出这些数据至少需要18个时钟上升沿。在串行读数模式时，若片内移位寄存器内的数据未完全读出，下一次转换完毕的数据则会覆盖掉原先的数据，同时RDERROR输出高电平，指示上次转换数据丢失。图9 AD7674外部电路连接原理图图10 从机串行模式数据读时序4. 微控制器CCD输出信号经A/D转换完后变成数字信号，这些数字信号需要送到计算机，以便进一步对这些数据进行处理。此设计中，由微控制器LPC2104来完成A/D转换的数据与计算机之间的通讯。LPC2104是PHILIPS半导体公司生产的一款ARM7TDMI-S内核的处理器。其主要性能特征如下： CPU操作频率达60MHz； 128KB片内Flash程序存储器，具有ISP和IAP功能；16KB静态存储器； 向量中断控制器； 仿真跟踪模块，支持实时跟踪；RealMonitor模块支持实时调试； 晶振操作频率范围：1025MHz，片内PLL允许CPU以最大速度运行，可以在超过整个晶振操作频率范围的情况下使用； 双UART，其中一个带有完全的调制解调器接口，I2C、SPI串行接口； 通用I/O口。LPC2104与A/D之间的接口电路连接上图已经给出。其主要作用是通过SPI串口读取A/D转换的数据，并且通过串口送到上位机，以便进一步的数据分析。LPC2104在SPI串口中是作为主机模式。设计中，晶振频率为11.0592M，系统的工作时钟通过PLL倍频到44.2368M，外设器件的时钟也设置为44.2368M，以尽可能快的速度读取A/D转换的数据。由于SPI数据寄存器为8位，所以要读取18位数据，需要读3次。为了减少数据向上位机传送的误码率，并且有效利用空闲时间，在芯片的RAM数据存储器内部开辟了一块8*4字节的空间，存放CCD每一行输出信号的8个像素点的数据及其对应通道的编号，等8个数据全部读完以后，再一次性向上位机传送。在程序设计中，SPI口的读数启动和串口向上位机传送数据的启动都是采用外部中断来完成的。SPI口读数中断由A/D转换完成的标志位BUSY启动，BUSY为低电平时，数据转换完成并启动LPC2104读书；串口的外部中断INT0由CPLD产生，INT0低电平启动外部中断，此时序低电平设置在CCD无有效像元信号输出的时间段内，保证了两个中断之间时序的对应。串口送数的优先级设置比SPI口读数中断的优先级要高。程序的框图如图5-13所示。整个程序由一个主程序和两个中断服务程序构成。主程序中系