LDO教程.doc

?/PNPN 稳压器 在NPN稳压器的内部使用一个PNP管来驱动NPN达林顿，因此器件的输入输出之间会有1.5V到2.5V的压差。这个压差（dropout voltage）为： Vdrop 2VBE VSAT（NPN 稳压器）LDO 稳压器 在LDO稳压器中，导通管是一个PNP管(fig2)。LDO的最大优势就是PNP管只会带来很小的导通压降：Vdrop Vsat （LDO 稳压器）满载的跌落压降一般小于500mV。轻载时的压降只有10到20mV。准LDO 稳压器 这种稳压器在一些应用中被广泛的采用（例如：5V变3.3V）(fig3)。准LDO因为它介于NPN稳压器和LDO之间因此得名。它的导通管是由单个PNP管来驱动单个NPN管。因此，它的跌落压降介于NPN稳压器和LDO之间： Vdrop Vbe Vsat?/P稳压器工作原理所有这些类型的稳压器将输出电源固定都利用了相同的技术(fig4)。 输出电压通过反馈到误差放大器输入端的分压电阻采样。误差放大器的正端连接到一个参考电压。这个参考电压是由内部的带隙参考源产生的。误差放大器总是试图迫使其两端输入相等。为此，它提供负载电流以保证输出电压稳定： Vout = Vref(1+R1/R2)?/P性能比较NPN，LDO和准LDO在参数上的最大不同就是：跌落电压（dropout voltage）和地脚电流（ground pin current）。为了便于分析，我们定义地脚电流为Ignd ，如图4表示。并忽略了IC漏到地上的偏执电流。可以很清楚的知道，Ignd等于负载电流IL除以导通管的增益。 在NPN稳压器中由于达林顿管的增益很高，所以它只需很小的电流来驱动负载电流。因此它的地脚电流也很低（一般只有几个mA）。准LDO也有较好的性能，就像国半的LM1085可以输出3A的电路却只有10mA的地电流。LDO的地脚电流一般会较高。在满载时，PNP管的值一般也就15-20。也就是说LDO的地脚电流一般为负载电流的7%。 NPN稳压器的最大好处就是无条件的稳定（不需外部电容）。LDO在输出端最少需要一个外部电容以减少回路带宽（loop bandwidth）及提供一些正相位转移（positive phase shift）。准LDO一般也需要一些输出容性，但是要小于LDO并且电容的特性局限也要少些。反馈及回路稳定性 所有的电压稳压器都使用反馈回路以保持输出电压的稳定。反馈信号在通过回路后都会在增益和相位上有所改变。并且在单位增益（0dB）频率下的相位偏移总量可以确定回路的稳定性。波特图为了了解稳定性需要使用波特图（Bode Plots），它将回路的增益（dB）表示为频率的函数(fig5)。回路增益及其相关内容在下节介绍。回路增益可以用网络分析仪（network analyzer）测量。它向反馈回路发射低电平的正弦波。这些正弦波的频率由直流不断升高。直到增益下降到0dB。 波特图是很方便的工具因为它包含判断闭环系统稳定性的所有必要信息。然而，为了从波特图中获得必要的信息还需要了解几个关键点：环路增益（loop gain），相位裕度（phase margin）和零点（Zeros）、极点（poles）。NPN 稳压器补偿NPN 稳压器的导通管的连接方式是共集电极的方式(fig1)。所有共集电极电路的一个重要特性就是低输出阻抗。也就意味着电源范围内的极点出现在回路增益曲线的高频部分。由于NPN稳压器没有固有的低频极点，所以它使用了一种称为主极点补偿（dominant pole compensation）的技术。此时，在IC的内部集成了一个电容，该电容在环路增益的低频端添加了一个极点(fig12)。FIGURE 12. BODE PLOT FOR NPN REGULATOR NPN稳压器的主极点（P1）一般设置在100Hz处。100Hz处的极点将增益减小为20dB/十倍频程直到3MHz处的第二个极点（P2）。在P2处，增益曲线的斜率又增加了20dB/十倍频程。P2点的频率主要取决于NPN功率管及相关驱动电路，因此有时称此点为功率极点（power pole）。因为P2点在回路增益为10dB处出现，也就表示了0dB频率处（1MHz）的相位偏移会很小。为了确定稳定性，只需要计算0dB频率处的相位裕度：第一个极点（P1）会产生90的相位偏移，但是第二个极点（P2）只增加了18的相位偏移（1MHz处）。也就是说0dB点处的相位偏移为108，相位裕度为72（非常稳定）。 应该提起注意的是，回路很显然是稳定的。因为需要两个极点才有可能使回路要达到180的相位偏移（不稳定点），而P2又分布在高频位置，它在0dB处的相位偏移就很小了。LDO 稳压器的补偿 LDO稳压器中的PNP导通管的接法为共射方式（common emitter）(fig2)。它相对共集电极方式有更高的输出阻抗。由于负载阻抗和输出容抗的影响在低频程处会出现低频极点（lowfrequency pole）。此极点（称为负载极点（load pole）用Pl表示）的频率由下式获得： F(PL) 1/(2RloadCout) 从此式可知，不能通过简单的添加主极点的方式实现补偿。为了解释为什么会这样，先假设一个5V/50mA的LDO稳压器有下面的条件：在最大负载电流时，负载极点（Pl）出现的频率为：PL1/(2RloadCout)1/(210010-5)160Hz假设内部的补偿在1kHz处添加了一个极点。由于PNP功率管和驱动电路的存在，在500kHz处会出现一个功率极点（Ppwr）。假设直流增益为80dB。RL 100（在最大负载电流时的值），Cout10uF。马上就可以看出回路是不稳定的：极点PL和P1每个都会产生90的相移(fig13)。在0dB处（此例为40kHz），相移达到了180为了减少负相移（阻止振荡），在回路中必须要添加一个零点。一个零点可以产生90的相移，它会抵消两个低频极点的部分影响。FIGURE 13. LDO GAIN PLOT WITHOUT COMPENSATION基本上所有的LDO稳压器都需要在回路中添加这个零点。该零点一般是通过输出电容的一个特性：等效串联电阻（ESR）获得的。使用ESR补偿LDO等效串联电阻（ESR）是每个电容共有的特性。可以将电容表示为电阻与电容的串联(fig14)。输出电容的ESR在回路增益中产生一个零点，可以用来减少负相移。零点出现的频率值与ESR和输出电容值直接相关：Fzero 1/(2CoutESR)使用上一节的例子，我们假设输出电容值Cout10uF而且输出电容的ESR1。则零点发生在16kHz。fig15显示了添加此零点如何使不稳定系统变为稳定系统：回路的带宽增加了所以0dB的交点频率从30kHz移到了100kHz。到100kHz处该零点总共增加了81相移。也就是减少了PL和P1造成的负相移。因为极点Ppwr处在500kHz，在100kHz处它仅增加了11的相移。累积所有的零、极点，0dB处的总相移现在为110。也就是有70的相位裕度，系统非常稳定。 这也就解释了具有正确ESR值的输出电容是可以产生零点来稳定LDO系统的。ESR 和稳定性通常所有的LDO都会要求其输出电容的ESR在一定范围之内以保证稳压器的稳定性。LDO制造商会提高一系列由输出电容ESR和负载电流组成的定义稳定范围的曲线(fig16)：要解释为什么有这些范围存在，我们会使用前面提到的例子来说明ESR的高低对相位裕度的影响。高ESR同样使用上一节提到的例子，我们将假设10uF输出电容的ESR增加为20。这将使零点的频率降低到800Hz(fig17)。降低零点的频率就会使回路的带宽增加，使它的0dB的交点频率从100kHz变到2MHz。带宽的增加意味着极点Ppwr会出现在+20dB增益值(比较fig15的-10dB)，分析fig17可以发现该零点相当于抵消了P1或PL中的一个极点。也就是说该回路由两个极点，一个是低频点贡献了90相移高频点Ppwr贡献了76相移。尽管还有14的相位裕度（可能稳定）。但很多测试数据显示，当ESR10时由于其它的高频极点的分布（在此简单模型中未表示）很可能会引入不稳定性。低ESR具有很低的ESR的输出电容由于一些不同的原因也会产生振荡。继续用上一节的例子，我们把10uF输出电容的ESR降低到50m，则零点的频率会变到320kHz(fig18)。不用计算也能知道系统是不稳定的。两个极点P1和PL在0dB处共产生了180的相移。因为本系统如果想稳定，则零点应该在0dB点之前提供正相移。然而，因为零点在320kHz处，已经在系统带宽之外了，所以没有起到补偿作用。输出电容选择因为输出电容是用来补偿LDO稳压器的，所以选择时必须仔细。基本上所有的LDO应用中引起的振荡都是因为输出电容的ESR过高或过低。当选择LDO的输出电容时，钽电容通常是最好的选择（除了一些专门设计使用陶瓷电容的LDO，例如：LP2985）。测试一个AVX的4.7uF的钽电容可知它在25时ESR为1.3，该值处在稳定范围的中心。另一点非常重要，AVX电容的ESR在40到125温度范围内的变化小于2:1。铝电解电容在低温时的ESR会变大很多，所以不适合作LDO的输出电容。 必须注意大的陶瓷电容（1uF）通常会用很低的ESR（20m），这几乎会使所有的LDO稳压器产生振荡（除了LP2985）。如果使用陶瓷电容就要串联电阻以增加ESR。大的陶瓷电容的温度特性很差（通常是Z5U的），也就是说在工作范围内的温度的上升和下降会使容值成倍的变化。准LDO补偿 在考虑准LDO稳压器的稳定性和补偿的问题时，我们会考虑到它兼有LDO和NPN稳压器的特性。因为准LDO稳压器利用NPN导通管，它的共集电极组合也就使它的输出极（射极）看上去有相对低的阻抗。然而，由于NPN的基极是由高阻抗PNP电流源驱动的，所以准LDO的输出阻抗不会达到使用NPN达林顿管的NPN稳压器的输出阻抗那样低。（但是它比真正的LDO的输出阻抗要低）。也就是说准LDO的功率极点的频率比NPN稳压器的低，因此准LDO也需要一些补偿以达到稳定。当然了这个功率极点的频率要比LDO稳压器的频率高很多，因此准LDO需要更小的电容而且对ESR的要求也不很苛刻。例如，准LDO LM1085可以输出高达3A的负载电流却只需10uF的钽输出电容来确保稳定性。而且并未提供ESR图，因为在此LDO应用中对电容的ESR要求很宽松要求低ESR的LDO National Semiconductor确实有像LP2985和LP2989这样要求输出电容使用像表明贴装陶瓷电容一样具有超低ESR的电容。这种电容的ESR可以低到5-10m。这样小的ESR会使典型的LDO稳压器引起振荡。为了使LP2985在使用如此低的ESR时仍能够稳定工作，National Semiconductor已经在芯片内部通过放置钽输出电容来补偿了零点。这样做是为了将可稳定的ESR的上限范围下降。未在内部添加零点的典型LDO的可稳定的ESR的范围一般为100m到5（只适合使用钽电容并不适合使用陶瓷电容）。LP2985的稳定范围是3到500m因此它可以使用陶瓷电容。 要弄清稳定范围上限下降的原因请参考fig15。正如以上所提到的，此零点被集成在LDO的内部。因此外部电容产生的零点必须处在足够高的频率，这样就不能使带宽很宽。否则，高频极点会产生很大的相移从而导致振荡。 使用场效益管（FET）的LDO的优点LDO稳压器可以使用P-FET作为导通管(fig19)。为了明白使用P-FET LDO的好处，必须先注意到在PNP LDO（fig2）中要驱动PNP功率管就需要基极电流。基极电流由地脚流出并反馈回输入电压的负端。因此，这些基极驱动电流并未用来驱动负载。它在LDO稳压器中耗损的功耗由下式计