现代电子电路.ppt

第一章概述 现代电子电路设计理念 利用EDA 电子设计自动化 工具 采用可编程器件 通过对设计芯片来实现系统功能 电路系统采用 自顶向下 设计方法 EDA包括单片机 ASIC 专用集成电路 和DSP 数字信号处理 等主要方向 无论哪一种方向 都需要一个功能齐全 处理方法先进 使用方便和高效的开发系统 现代电子电路制作方法 可用FPCB工具 把设计元器件 插入 FPCB板上 将电路 下载 到FPCB中 即可实现各种连接 第二章电子器件的选用 2 1电阻器2 1 1主要参数标称阻值和允许偏差 额定功率 温度系数 电压系数 最大工作电压 噪声电动势 高频特性 老化系数等 2 1 2普通电阻器的选用1 阻值和额定功率数必须满足2 在高增益前置放大电路中 应选用噪声电动器小的电阻器 3 根据电路工作频率选用不同类型的电阻器 4 根据电路稳定性的要求选用不同温度系数的电阻器 5 根据工作环境条件选用电阻器 6 应优先选用通用型电阻器 2 1 3敏感电阻器的选用1 注意选用适合电子设备要求的型号 2 各种敏感电阻器的选用方法 各类电阻器选用时要注意它的标称阻值应符合电路要求 2 2电容器2 2 1电容器的主要参数有标称容量与允许偏差 额定工作电压 绝缘电阻 温度系数 电容器损耗 频率特性等 2 2 2电容器的选用的基本思路1 选用电容器时 首先要满足电路对电容器主要参数的要求 笫二 选用的电容器的额定工作电压要符合电路要求 笫三 优先选用绝缘电阻大 介质损耗小 漏电流小的电容器 另外 在选用高频电路的电容器时 要考虑电容器的频率特性 2 选用电容器时 要选用符合电路要求的类型3 选用电容器时 还要考虑电容器的外表面和形状2 3电感线圈2 3 1电感线圈的主要参数电感量 品质因数 标称电流值 稳定性等 2 3 2电感线圈的选用电感线圈只有一部分如阻流圈 低频阻流圈 振荡线圈和LC固定电感线圈等是标准件 绝大多数的电感线圈是非标准件 往往要根据实际需要 自行制作 1 电感线圈的检测可先用万用表测量线圈的直流电阻 再与原确定的阻值或标称阻值相比较 如果所测阻值比原确定阻值或标称阻值增大许多 甚至阻值无穷大 可判断线圈断线 若所测阻值极小 则判定是短路 局部短路很难比较出来 这两种情况出现 可以判定此线圈是环的 不能用 如果检测电阻与原确定的或标称电阻相差不大 可判定此线圈是好的 2 电感线圈的绕制 1 根据线路需要 选定绕制方法 2 根据线圈载流量和机械强度 选用适当的导线 3 绕制线圈抽头应有明显标志 4 根据线圈的频率特点选用不同材料的铁芯3 提高线圈的Q值的措施 根据工作频率 选用线圈的导线 选用优质的线圈骨架 减少介质损耗 选择合理的线圈尺寸 可减少损耗 选用合理屏蔽罩的直径 采用磁芯可使线圈圈数显著减少 线圈直径适当选大些 利于减小损耗 减小绕制线圈的分布电容 4 线圈使用 安装要注意的问题 1 线圈的安装位置应符合设计要求 2 线圈在安装前 要进行外观检查 3 线圈在使用过程需要微调的 应考虑微调方法 4 使用线圈应注意保持原线圈的电量感 5 可调线圈的安装应便于调整 2 4变压器2 4 1变压器的主要参数变压器种类很多 常见的有 电源变压器 输入和输出变压器 中频变压器等 由于工作频率及用途的差异 变压器表现的主要参数也不同 如电源变压器的主要参数有额定功率 额定电压和电压比 额定功率 工作温度 电压调整率和绝缘性能等 一般低频变压器的主要参数有变压比 频率特性 非线性失真 效率和屏蔽等 2 4 2变压器的选用变压器的种类 型号很多 在选用变压器时要注意以下三点 笫一 要根据不同的使用目的选用不同类型的变压器笫二 要根据电子设备具体电路要求选好变压器的性能参数 笫三 要注意对其重要参数的检测和对变压器质量好坏的判别 电源变压器的选用 1 选用变压器时 要检查变压器的性能和质量 2 电子设备中使用电源变压器时 一般应加静电屏蔽层 3 使用电源变压器时 首先要了解变压器各线圈接线端的位置 作用 4 选用电源变压器时 要对变压器进行检查 5 电源变压器的安装必须坚固 不能有松动 以防止在搬运过程中因振动而脱落 加电吓引起不必要的损失 输出 输入变压器的选用 1 选用输出 输入变压器时 也要选用绝缘性能好的变压器 2 晶体管收音机中用的输出 输入变压器的外形相似 大多体积相同 一旦标志脱落 直观很难判断清楚 此时可根据其线圈直流电阻进行区别 输出 输入变压器的选用 1 选用中频变压器时 要注意配套选用 2 在选择和使用中频变压器前 可对其各线圈进行检测 3 常用电子设备中频变压器的具体选用 行输出变压器的选用 1 选择使用行输出变压器前 首先要检查行输出变压器外观是否紧固无损 引线是否完好 有无松脱 选用型号是否符合要术 然后检测一下主要参数 2 用专用的测试仪判定行输出变压器局部击穿短路情况 当被测行输出变压器接入测试仪器电路后 若变压器有局部短路 变压器线圈产生的感应电流被短路部分消耗 仪器会给出相应指示 3 行输出变压器具体选用情况 2 5晶体二极管2 5 1晶体二极管的主要参数晶体二极管的性能参数很多 有最大正向电流 反向电流 动态电阻 反向电压 反向击穿电压 最大反向工作电压 最大整流电流 最高工作频率等 而且不同用途的二极管 其性能参数也不同 2 5 2晶体二极管的选用晶体二极管的种类很多 仅普通二极管就有检波二极管 整流二极管 稳压二极管 开关二极管等 特殊用途的二极管有发光二极管 磁敏二极管 光电二极管 激光二极管等 在选用晶体二极管时 既要根据其用途 性能和主要参数 又要根椐各种电路具体的不同要求来选择二极管 1 二极管选用的基本思路 1 首先要根据具体电路的要求选用不同类型 不同特性的二极管 2 在选好二极管类型的基础上 要选好二极管的各项主要技术参数 使其符合电路具体要求 并且要留有一定的余量 3 根据电路的要求和机箱或电路板的尺寸 选好二极管的外形 尺寸和封装形式 2 各类型二极管的具体选用3 二极管使用的注意事项 1 二极管的极限参数有最高反向电压 最大整流电流 最大正向电流等 使用二极管时 不允许超过这些极限值 否则二极管就会被击穿残损坏 因此 从可靠性角度考虑 在使用二极管时 对其额定参数要留有佘量 2 在维修代换二极管时 最好选用同型号 同规格的二极管替代 要替代的话必须满足重要的极限参数要求 且留有余量 锗管和硅管在特性上有差别 一般不般互相代换 3 对一些特殊用途的二极管 使用时 除了注意共性的方面还要特别注意特殊性一方面 比如激光二极管是特殊的发光器件 发出的激光能伤害眼睛 所以 操作时不要顺其光轴观看 确保人身安全 2 6晶体三极管晶体三极管通常简称为晶体管 是各种电子设备的关键元件 在电路中起放大 振荡 调制 开关 有源负载等多种作用 2 6 1晶体三极管的主要参数三极管的参数很多 这里主要介绍三极管的电流放大系数 频率特性参数 极间反向电流和极限参数 2 6 2晶体三极管的选用1 选用晶体三极管的基本思路 1 根据具体电路电路要求 选用不同类型晶体三极管 2 根据三极管的主要参数进行选用 3 要判别三极管的好坏和极性 4 选用合适的外形尺寸和封装形式 2 晶体三极管的选用实例 3 晶体三极管的使用常识 1 为了确保晶体管的使用安全 提高整机的可靠性要求 最好对晶体管的极限参数降额使用 2 在高频电路中使用的晶体三极管应采用适当措施防止自激 3 大功率三极管在功率驱动电路中使用时一定要加散热片 中小功率三激管用作功率驱动时也要采用适当的散热措施 4 在电路中使用对管时 为防止对管的参数不完全一致 应采用补偿元件和平衡调节措施 另外 为防止管脚之间的相碰和便于识别电极 管脚之间可采用绝缘措施 如套上塑料套管 2 7场效应管2 7 1场效应管的主要参数场效应管的参数很多 在这里介绍其主要参数有夹断电压 开启电压 饱和漏电流 直流输入电阻 漏源击穿电压 极间电容等 2 7 2场效应管的选用1 使用场效应管时 不能超过其耗散功率 最大漏源电压和电流等参数的极限值 2 根据电路具体要求选择型号及重要参数 并且要留有余量 3 在运输 贮藏时要注意防静电 2 8常用集成电路的选用集成电路的种类很多 从大体上分数字集成电路 模拟集成电路两类 一般集成电路的选用方法如下 1 首先根据集成电路的性能 特点选用2 要对管脚进行核查和判别3 通电时要慎重4 注意工作温度 2 9单片机的选用1 根据设计要求选用最熟悉的厂家的单片机 2 尽可能减小外围扩展器件数目 有利于提高产品的可靠性及缩小产品体积降低设计成本 3 根据运算速度和运算精度要求选择8位机或16位机 A D D A等位数 4 在满足设计要求 端口 存贮器 A D D A等硬件资源 情况下 选择质优价廉的芯片 避免资源浪费 5 注意单片机电源电压 尽量选用低功耗产品 6 注意端口的驱动能力 7 根据设计实际情况合理选择串行 并行方式 8 需要考虑的因素有封装形式 供货情况 生命周期等 2 10DSP 数字信号处理芯片 2 10 1数字信号处理和DSP系统数字信号处理是利用专用或通用数字信号处理芯片 通过数字计算的方法对信号进行处理 与模拟信号处理相比 数字信号处理具有精确 灵活 抗干扰能力强 可靠性好 体积小 易于大规模集成等优点 数字信号处理的一个重要技术领域是实时数字信号处理 实时信号处理是指系统必须在有限的时间内对外部输入信号完成指定的处理功能 即信号处理速度应当大于信号更新速度 2 10 2DSP系统的设计 设计需求规范 确定设计目标 设计算法研究和系统模拟实现 定义系统性能指标 选择DSP芯片 硬件设计 硬件调试 软件编程 软件调试 系统集成和测试 2 10 3DSP芯片的选择 2 10 4DSP芯片简介1 数字输入 输出模块 I O 2 事件管理器 EV 3 模数转换模块 ADC 4 串行外设接口模块 SPI 5 串行通信接口模块 SCI 6 CAN控制器模块2 10 5DSP应用实例1 TMS320LF2407与图形液晶显示模块接口及应用2 IC串行日历时钟芯片PCF8583与TMS320LF2407的接口与应用 可编程逻辑件 PLD 是指可由用户编程 配置的逻辑器件 可编程逻辑件的应用和发展不仅简化了电路设计 增加了设计的灵活性 降低了成本 缩短了开发周期 提高了系统的可靠性和保密性 而且给数字设计带来了 硬件设计软件化 的一次革命 本章介绍GAL ISP FPGA ispPAC等可编程逻辑器件及常用可编程逻辑器件开发系统 第三章可编程器件及开发系统 3 1可编程逻辑器件概述1 与 阵列固定 或 阵列可编程的可编程逻辑器件 2 与 阵列和 或 阵列均可编程的PLD器件 3 与 阵列可编程 或 阵列固定的PLD器件 4 具有可编程输出逻辑宏单元的通用PLD器件 5 FPGA是由许多被互联网络包围的可配置逻辑单元及输入 输出单元组成 3 2GAL器件GAL器件是美国Lattice公司1983年推出的一种可电擦写 可重复编程 可设置加密的低密度PLD器件 按门阵列的可编程结构 可把现有的GAL器件分为两大类 一类其与门阵列是可编程的 或门阵列是固定连接的 现有的大部分器件 如GAL16V8 isPGAL16Z8和GAL20V8都属于这一类 普通型GAL 另一类其与门阵列和或门阵列都可编程 Lattice公司的GAL39V18属于这一类 又叫新型GAL器件 3 2 1GAL的基本结构1 输出逻辑宏单元OLMC2 GAL器件的控制字3 行地址分配3 2 2GAL产品简介 3 2 3GAL器件主要性能特点1 采用电擦除工艺 使门阵的每个单元件可以重复编程 使整个器件的逻辑功能可重新配置 使系统设计灵活方便 2 由于采用高性能的E2CMOS工艺 使GAL器件具有双极型的高速性能 最大传输时间为 12 40ns 而功耗仅为双极型PAL器件的1 2或1 4 3 可编程输出逻辑宏单元OLMC 使GAL器件对复杂逻辑设计具有极大的灵活性 大大缩小了系统的体积 提高了可靠性 4 寄存器的状态可预置 上电时有固定的复位状态 使GAL器件具有100 的功能可测试性 5 加密单元可防止抄袭电路设计 使系统保密性提高 6 电子标签方便了文档管理并提高了生产效率 7 编程数据可能长期保存 20年以上 3 3ISP器件在系统可编程逻辑器件 In SystemProgrammabelPLD 通常简称为ISP PLD 是Lattice公司于20世纪90年代初首先推出的一种新型可编程逻辑器件 这种器件的最大特点是编程时既不需要使用编程器 也不需要将它从所在系统的电路板上取下 可以在系统内进行编程 使得原来不易改变的硬件设计变得与软件一样灵活 易于修改和调试 3 3 1低密度度ISP PLDispGAL16z8有正常 诊断和编程3种不同的工作方式 工作方式由输入控制信号MODE和SDI确定 1 如果MODE H 高电平 和SDI L 低电平 则电路自动进入正常工作状态 与GAL16V8的工作状态相同 2 如果MODE H 高电平 和SDI H 低电平 则电路进入诊断方式 这时各OLMC中的触发器连接成串行移位寄存器 在时钟信号DCLK作用下 内部的数据由SDO顺序地被读出 同时从SDI顺序地向移位寄存器中写入新的数据 利用这种工作方式可以对电路进行诊断和预置 3 编程工作方式 该方式首先将编程数据经过移位寄存器从SDI端逐位读入 然后再从SDO读出以供校验是否正确 校验无误后再写入存储单元 在编程过程中除MODE SDI SDO DCLK以外的所有引脚均被置成高阻态 与外接电路隔离 工作状态的转换由内部的程序控制逻辑电路来自动完成 3 3 2高密度ISP PLD 1 通用逻辑块 GLB 2 输出布线区 ORP 输出布线区的主要作用是增加I O引脚定义的灵活性 任何一个GLB的输出端都能够通过输出布线区与I O相连 这样可不改变芯片引脚的外部连线 通过修改布线逻辑 使该引脚的输出信号符合设计要求 3 全局布线区 GRP GLB的输出或I O单元的输入通过GRP连接到GLB的输入端 因此GLB的输出可以作为所有GLB的输入 同样任何一个来自I O引脚的输入也可以通过GRP作为所有GLB的输入 4 输入 输出单元通过编程可定义如下几种输入和输出形式 InputBuffer LatchInput RegisteredInput OutputBuffer InvertingOutputBuffer OutputBufferWith3 StateEnable Bi DirectionalI OPin Bi DirectionalI OPinWithRegisteredInput 5 时钟分配网络 CDN 时钟分配网络产生5个全局时钟信号CLK0 CLK1 CLK2 IOCLK0和IOCLK1 3 4FPGA器件GA 用户现场可编程门阵列器件 是一种可由用户根据所设计的数字系统的要求 在现场由自己配置 定义的高密度专用数字集成电路 FPGA将现代VLSI逻辑集成的优点和可编程器件设计灵活 制作及上市快的优势结合起来 使设计者在FPGA开发系统软件的支持下 现场直接根据系统要求定义和修改其逻辑功能 采用FPGA技术实现数以万计门的数字系统设计 不再是一件费时费力的事 3 4 1FPGA基本结构 3 4 2IOB和CLB1 IOB 2 CLB 3 4 3可编程内部连线 PI FPGA具有丰富的可编程的内部连线结构 通过PI的配置 定义 可有效地将各个CLB IOB有机组合起来 以实现系统的逻辑功能 3 5ispPAC器件与数字在系统可编程大规模集成电路 ispLSI 一样 在系统可编程模拟器件允许设计者使用开发软件在计算机中设计 修改模拟电路 模拟电路特性 进行仿真 最后通过编程电缆将设计方案下载到芯片中 在系统可编程模拟器件可实现信号放大 衰减 滤波 求和 求差 积分运算及将数字信号转换成模拟信号 目前有ispPAC10 ispPAC20 ispPAC80三种器件 1 ispPAC器件的结构 PAC模块 模拟信号布线区 PAC模块 配置存储器 参考电压和自校正电路 PAC模块 PAC模块 2 ispPAC20器件 PAC块 比较器 PAC块 比较器 模拟信号布线区 参考电压 DAC 自校正电路 ISP接口电路 配置存储器 1 多路输入控制ispPAC20中有两个PAC块 它的结构与ispPAC10基本相同 但增加了一个多路输入控制端 2 极性控制ispPAC20中每个仪用放大器增益的调整范围为 10至 1 要得到正的增益只需要把差分输入的极性反向 即乘以 1 通过外部引脚PC来控制IA4的增益极性 3 比较器ispPAC20中有两个可编程双差分比较器 比较器的基本工作原理与常规的比较器相同 4 D A转换器在ispPAC20中的D A转换器是8位电压输出 接口方式有 8位并行 JTAG寻址 串行SPI寻址等三种方式 串行方式 数据总长度为8位 D0为首位 D7为末位 D A转换器的输出是完全差分形式 可以与器件内部的比较器或仪用放大器相连 也可以直接输出 3 ispPAC80器件 3 6在系统可编程数字开关和互联器件1 在系统可编程数字开关ispGDS ispGenericDigitalSwitch 在系统可编程数字开关主要由可编程开关矩阵和输入 输出宏单元 I OMacrocell 组成 系列产品有ispGDS14 ispGDS14 ispGDS18和ispGDS22 它们的主要区别是输入 输出单元数量不同 分别为14 18和22 2 在系统可编程数字互联器件ispGDX ispGenericDigitalCrosspoint 在系统可编程数字互联器件可以用于众多芯片之间互连 通过编程实现多种硬件配置 还可用于数据接收器 多路选择器 寄存器 锁存器以及信号切换 采用ispGDX器件可大大缩短研发周期 降低产品成本 缩小板面尺寸 3 7PAC Designer开发系统利用模拟可编程芯片开发系统PAC Designer 在其提供的图形窗口中可以完成编程和设计ispPAC器件 3 7 1输入设计在Windows95 98的开始 程序中 选择PAC Designer 进入PAC Designer软件集成开发环境的主窗口 选择File New 打开新文件产生对话框 选择所要设计的器件 这里选择ispPAC10 进入图形设计输入环境 3 7 2设计仿真按照设计要求输入设计后 接下来就要做验证电路的特性是否与设计要求一致的工作 即设计仿真 先通过SimulatorOptions对话框设置仿真参数 再选择Tools下拉菜单中的RunSimulator选项执行仿真 最后查看仿真结果 3 7 3下载设计方案如果仿真结果满足设计技术指标要求 则可以将设计方案下载到ispPAC芯片中 接好下载电缆通过JTAG接口下载数据 3 8ISP VHDL软件Lattice公司开发的专用软件ISP VHDL是进行电子系统设计的强有力的工具 用于各种逻辑设计 层次化设计 它由WorkviewOffice 电路设计 和ispDS 编译下载 两个软件包组成 WorkviewOffice软件可根据不同的设计要求灵活地选用设计流程 支持数字 模拟和数 模混合的设计及仿真 其设计过程一般包括设计输入 网表建立 仿真和观察波形四个步骤 3 8 1逻辑图输入ISP的设计输入可采用逻辑图输入 VHDL语言输入 波形输入 状态输入等几种 常用的是逻辑图输入和VHDL语言输入 有时采用两者混合输入 逻辑图输入 ViewDraw 建立网表 WiewSim或ViewVsm 建立测试矢量 文本编辑工具 功能仿真 SpeedWave 观察波形 WiewTrace 1 创建工程 1 点击ProjectManager图标 2 点击file Wizard向导 3 点击Createanewproject后 再点击next 在ProjectName栏输入设计目录名称 如user 4 在LocationofProject栏 点击Browse 在C Wvoffice user目录下创建一个叫做user的目录 在directory栏中输入路径 C Wvoffice user 然后点击OK 5 在PrimaryDirectory窗口中 点击Browse 同样输入路径 C Wvoffice user 6 点击next后 将出现库设定框 双击Lattice 将看到PLSI库 点击PLSI 然后点击next出现Lattice库的列表 7 点击完成 将出现NewProjectInformation 然后点击OK 在弹出的是否要创建目录C Wvoffice user窗口点击OK 8 点击file Exit退出 2 创建符号 1 在ViewDraw窗口中 选File New Symbol 在Name栏输入符号名DEMO A 点击OK 将打开一个空的符号窗口 选File Open可打开一个已有的符号 2 设置符号属性 在符号窗口内 单击鼠标右键 选Properties Block页 在Sheet栏下拉列表中选择图纸 Sheet 类型 Sheet默认为Z 用户自定义型 若选定Z型 还要选Sheet的宽度和高度 在Symbol栏选设计符号的类型 符号类型有复合型 Composite 单一模块型 Moudule 注释型 Amonate 和端口型 Pin 3 生成符号图形选Add Box 在图纸 Sheet 区域拖动鼠标 出现一个大小合适的矩形框后释放鼠标 在图纸上得到一个指定大小的box符号 4 符号加端口 pin 选Add Pin 将光标放在符号边框需要放置端口的位置 拖动鼠标 端口线就会自动连到块图纸的边上 重复上述过程 将所有端口都加上 5 加文本 text 选Add Text 在需加文本的端口RLA处单击鼠标 出现TextProperties对话框 在Annotation栏中键入PLA 并在Size栏输入合适大小的字体 点击OK 则表示文本PLA的白框出现在屏幕上 重复以上步骤加上端口标号a b c ci sum和co 符号标号DEMO A 6 加端口属性 端口标签 在RLA端口线上双击鼠标左键 打开PinProperties对话框 在Lavefield加端口标签Pin 1 5 按Attributes键 在Namefield加RLA端口号1 在Valuefield输入IN 按Set钮 点击OK 重复以上步骤 加其他端口属性和标签 端口号依次为1 2 3 把sum co等端口类型值改成OUT 7 保存符号选择File Save 符号DEMO A就会被保存在当前工程的SYM子目录中 8 生成符号DEMO B按上述生成符号DEMO A的方法 同样生成符号DEMO B 由于DEMO A和DEMO B符号相似 所以也可以复制DEMO A到DEMO B中 用鼠标左键选中符号 删除原文本重新加上正确的文本 修改完后选File Save命令保存DEMO B 3 生成电路图 1 打开电路图输入窗口 在ViewDraw窗口中选File New schematic 在Name栏输入符号DEMO A 打开一个新的原理图 也可以选File Open打开一个已有的原理图文件 2 在电路图中添加元件选Add Component symbol 在列表中寻找元件AND3 1或直接在左上方空白处输入AND3 1 将所选元件拖放到电路图中 重复上述过程 把元件OR2 1 AND2 1 XOR2 1 FAND2 1 INV 1和FD21 1加到电路中 3 拷贝元件用鼠标选择希望拷贝的元件 选Edit Copy命令 选Edit Paste命令并用鼠标将元件拖放到希望放置的位置 释放鼠标 拷贝一个XOR2 1和一个FAND2 1到电路中 4 加内连线 net 或总线 Bus 5 加net或I O端口标号双击pin或I O端口 选name页在Label栏输入pin net的名字 将各悬空端加上标号 6 保存电路图 选File Save自动在当前目录下生成四个子目录 sch sym wir pkt 选File Save check检查电路图是否符合设计规则 如果没有错误则在wir目录下生成网表文件 7 生成电路图DEMO1 选File New开设一个名为DEMO的电路图绘制窗口 2 选Add Component命令加入符号DEMO A和DEMO B 3 用Add Net命令加入所有连线 4 选Add Componen命令加入I O引脚IN 1 OUT 1 5 双击各I O引脚加入所有标号A B CI SUM CD 电路图绘制完以后 设计者可选择Save Check保存电路图DEMO 然后关闭ViewDraw 4 功能仿真电路仿真有功能仿真和时序仿真两种 功能仿真用单位延时对电路进行仿真 检验电路的逻辑错误 时序仿真是用最坏情况下的延迟信息来验证电路功能 采用的实际延时 仿真主要由ViewSim SpeedWave ViewTrace来完成 下面主要介绍功能仿真 1 建立网表 生成ViewSim文件仿真首先要生成ViewSim的输入文件 ViewSim的输入文件是一个来自最新输入设计的连线表文件 其扩展名为 VSM 在ViewDraw中用File Open调用DEMO电路图 调用ViewSim 在Basic页NetistDesignName栏点击Browse按钮 并在c wvoffice user wir目录中浏览选择DEMO 1 点击Open按钮 将创建一个DEMO vsm的VSM文件 点击OK 若产生网表无错误 点击Close关闭ViewSim 2 建立测试矢量文件在进行功能和时序仿真时 需要用控制命令编写测试矢量 这些命令主要用于初始化 系统接口和进行模拟等 测试矢量文件包含初始化相应的文件 设置波形观察点 对时钟信号定义 编写测试矢量及对复位信号进行设置等内容 通常用文本编辑器编写 3 功能仿真打开SpeedWave窗口 调用 VSM文件和测试矢量文件 生成ViewSim的波形 wfm 具体步骤如下 1 调用SpeedWave 点击File LoadViewsimNetlist 选择连线表文件DEMO vsm点击open 2 最小化连线表文件窗口 点击File RunCommandFile 选择测试向量文件d 点击open ViewTrace窗口将自动打开 利用ViewTrace的菜单命令或功能键对波形进行放大 移动等操作 以便通过波形来详细分析仿真结果 验证电路的功能正确性 3 8 2VHDL语言输入VHDL是一种国际标准硬件描述语言 用于电子系统设计的描述 综合 模拟和自动设计 利用VHDL语言和基于VHDL语言的EDA系统 可以采用自顶向下的设计方法 将系统设计的行为描述自动综合成门级的结构 并对各种工艺库进行优化 VHDL描述可以直接运行VHDL模拟器来验证设计的正确性 VHDL输入 文本编缉工具 VHDL综合 Viewsynthesis 建立网表 ViewSim或ViewVSM 建立测试矢量 文本编缉工具 功能仿真 SpeedWave 建立EDIF网表 EDIFInterface 1 ViewSynthesisViewSynthesis是一种交互式分层设计工具 可以对VHDL描述进行分析及检查描述文件中的错误 优化综合成相应于指定工艺库的连线文件 WIR 连线文件可通过ViewSim程序转换成VSM文件 然后用SpeedWave进行模拟 或者用ViewGen程序将它转换为电路图文件 SCH 然后用ViewDraw来观察综合出电路的结构 并可将它与其他电路一起或单独进行模拟 以验证设计 2 ViewGen 1 在Input栏输入源文件名 或按Brown钮查找已有的文件 在Output栏默认的输出文件与输入文件同名 也可以键入输出文件名 2 在SchematicGenerationOption框中选择你希望ViewGen产生的电路图层次 默认为GenerateSchematic 3 在Sheed栏下拉列表中选择SheetSize 点击OK 如果需要 点击Advanced按钮 可选择高级设置选项 如果要观看产生的电路图 可调用ViewDraw 3 EDIFinterface 1 从Wvoffice任务栏或程序组打开EDIFInterfaces出现对话框 选择EDIFSchematicReader 默认 2 根据需转换的过程 从窗口顶部按键中选择一页 可以看到详细的界面信息和转换功能 3 填充所选择对话框中的选项 点应用转换文件 从Outputresultsbox观察输出结果 4 关闭EDIFInterfaces 4 ViewNavigator 3 8 3ispDS 编译下载软件ispDS 编译下载软件工具 支持多种第三方CAE工具 这些第三方CAE工具提供了原理图输入 硬件描述语言 诸如VHDL Verilog ABEL HDL等 以及用于设计验证的功能和时序模拟器 在CAE环境中设计输入完成产生的EDIF接口文件 PLA或LAF类型的网表文件都可作ispDS 软件的输入文件 1 ispDS 的设计管理器 GUI 2 下载 3 9MAX PLUSII3 9 1MAX PLUSII基础1 MAX PLUSII的设计过程 设计输入 设计处理 设计检验 器件编程 2 逻辑设计的输入方法逻辑设计的输入方法有图形输入 文本输入和由第三方EDA工具生成的EDIF网表输入等 输入方法不同 生成的文件格式也有所不同 3 MAX PLUSII的编译及定时分析简介MAX PLUSII编译器可以检查项目中的错误并进行逻辑综合 将项目最终设计结果加载到Altera器件中去 并为模拟和编程产生输出文件 MAX PLUSII编译器既能接受多种输入文件格式又能输出多种文件格式 它还能接受第三方EDA工具输入文件 它还能接受赋值和配置文件 MAX PLUSII编译器的输出文件包括设计校验文件 MAX PLUSII的模拟器网表文件 snf 第三方EDA工具所用的网表文件 vo 和标准格式的SDF文件 sdo 另外还可输出编程文件 3 9 2MAX PLUSII应用实例1 测量原理本数字频率以被测信号作为时钟 由异步清除十进制同步计数器对被测信号进行计数 再由数据锁存器锁定计数结果 经LED七段译码后 直接驱动LED数码管显示 2 层次结构 3 计数器 4 译码 驱动 3 10FPGA开发系统3 10 1FPGA一般设计流程与其他逻辑设计类似 FPGA设计流程也有三个彼此相关的重要步骤 设计输入 设计实现及设计验证 设计输入 设计仿真 设计实现 XilinxFPGA 优化映射布局布线产生位流 返回注释 功能仿真 原理图输入文本输入HDL输入 功能和时序仿真静态时序分析电路内校验 1 设计输入设计输入是将特定应用所需的逻辑功能输入到FPGA开发系统中 以便用FPGA实现 设计输入方式有 原理图输入 硬件描述语言输入 布尔方程式 真值表 状态机输入方式 设计输入完成后得到的是XNF文件 在设计输入中 层次化设计比较灵活 不同层次的逻辑设计可以采用不同的设计输入 也可混合输人 因此设计时经常采用层次化设计方法 设计实现工具可以自动地将各层逻辑结合到一起 2 设计实现设计实现是FPGA开发系统的核心 主要完成以下三方面工作 1 进行设计的逻辑化简 逻辑优化 合并 逻辑分割 化简和优化是把逻辑描述转变为最适合在FPGA器件中实现的形式 合并是将层次化设计产生的多个文件合并为一个网表文件XNF 分割是把设计分为多个适合用FPGA器件内部的CLB和IOB资源实现的逻辑小块 2 完成设计的布局 布线 布局是将已分割的逻辑小块放到FPGA器件内部逻辑资源的具体位置 并使它们易于连线 且连线最少 布线是利用FPGA器件的布线资源完成各功能之间和反馈信号的连接 3 生成设计的数据文件 对FPGA来说是位流数据文件 BitstreamGeneration 3 设计验证设计验证用以保证设计的正确性 是成功进行FPGA设计的必要步骤 Xilinx支持交互式验证 电路上验证及功能时序仿真三种基本设计验证方法 交互式验证可交互式地进行路径时序分析 电路上验证可在实际电路板上加载并测试设计 功能仿真不考虑布线及不同分区规划而产生的延时对系统功能的影响 主要用于检验已设计的系统逻辑图有无错误 能否达到设计要求的功能 时序仿真必须在逻辑框图转换为已布线的电路图时才能进行 主要是对网络和逻辑块进行延时仿真 分析定时关系 估计设计的性能 时序仿真考虑不同的布线 分区规划而产生的各种延时对系统功能的影响 3 10 2FPGA原理图输入设计1 设计输入原理图设计输入可以是单一的原理图输入 亦可以是原理图 HDL和状态的混合的层次输入 设计输入生成的是XNF网表表文件 在项目管理器窗口中 选菜单中的Tools DesignEditor SchematicEditor 单击设计流程区的快捷图标 双击层次浏览区中所要打开的原理图文件名 2 创建符号符号由图形 引脚和属性等要素构成 主要的符号类型有三种 器件符号 即在库文件中预先定义的或由用户自己定义的器件符号 代表一定的逻辑功能 是最常用的符号类型 块符号 代表一个较低层次的原理图描述 主要用于层次化设计 块符号可以使用总线型引脚 图形符号 用于非电路性信息 如表格 标题及注释等 通过为一张原理图创建符号 能得到一个可供反复调用的宏元件 以便放置在更高一层的原理图中 3 设计的编译在进行电路的逻辑仿真前 必须为电路加入仿真激励信号 F1 5提供了三种编辑法 信号波形编辑法 不在线测试向量编辑法 测试向量宏编辑法 信号波形编辑是每个信号波形被指定 从时间to到仿真结束 它直观地显示所选信号相对时间的行为 测试向量以离散时间方式描述所有信号 给出在任选时间距离的信号间的严格关系 总体来说 使用信号波形编辑比使用测试向量文件要容易 当设计处于不断调整阶段 处理时钟和基本信号时 多用信号波形编辑 当为一个提高和完善了的设计验证时 测试向量更为适用 4 功能仿真 1 从菜单中选择Signal AddSignals 或单击波形观察器窗口中的快捷钮 将打开ComponentSelectionofWaveformViewer对话框 2 双击信号选择栏中的信号名 各信号被转移到波形观察器窗口中的信号名区 或选中信号名 变为黑底色 再单击对话框下面的Add钮 亦可将信号一个个转移到波形观察器窗口中 3 单击Close钮 关闭信号选择对话框 4 从菜单中选择Signal AddStimulators 打开激励选择 StimulatorSelection 对话框 5 波形编辑 6 开始仿真 5 设计实现 1 从项目管理的主菜单中 Tools Implementation FlowEngine 或单击项目管理器设计流程区中的快捷图标 2 如果工具警告网表不是最近的 单击Yes 打开设计实现 ImplementDesign 对话框 3 从这个对话框中选择目标器件 单击Options钮 打开Options对话框设置设计实现 OptionalTargets栏中 ProduceTimingSimulationData项告诉工具生成时序仿真网表 ProduceConfigurationData项告诉工具生成下载用的位流文件 4 单击EditTemplate 可以选择合用的类型 5 在Options对话框中 单击OK 6 在设计实现对话框中 单击Run 开始实现 6 时序仿真由于时序仿真需要与所选器件有关的时间参数 当设置了时序仿真模式 系统会自动对器件进行适配 时序仿真的步骤与功能仿真基本类似 不同之处在仿真参数的设置上 时序仿真要设置延时参数 如最小延时 平均延时 最大延时和零延时 时序仿真有两种形式 惯性延时和传输延时 7 器件编程设计输入生成设计网表文件XNF 设计实现生成布局布线的LCA文件并转化为设计位流文件Bits再要进行的就是FPGA器件开发过程的最后一步 器件编程 4 1概述1 硬件描述语言硬件描述语言HDL有上百种 最有代表性的是美国国防部开发的超高速集成电路硬件描述语言VHDL VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage 它是用来描述从描象到具体级别硬件的标准的语言 这些工具包括仿真工具 综合工具和布图工具等 VHDL语言在大规模复杂的数字电路与系统的设计中 它将逐步取代门级描述 逻辑电路图和布尔方程等低级别的 繁琐的硬件描述方法 而成为一种工业标准硬件描述工具 第四章硬件描述语言VHDL 2 VHDL语言的特点 1 具有下至门级 上至系统的宽范围描述能力 只定义系统的抽象行为功能 摆脱了电路细节设计的束缚 而且不涉及实现工艺 2 可以采用ASIC芯片或可编程逻辑器件 不受使用通用逻辑元器件的限制 电路尺寸大为缩小 保密程度大为提高 3 采用自上至下的高级设计方法 在设计过程中 可以分层次对系统进行描述 仿真和综合 避免了后期整体仿真带来的复杂化或因存在较大缺陷而要重新设计系统的可能 大大缩短了系统的设计周期 4 免除了编写逻辑表达式或逻辑状态表的困难和繁杂 从而大幅度降低了硬件电路设计难度 5 用VHDL语言编写的程序文档 比复杂的电路原理图便于归档 继承 阅读 修改 4 2VHDL的基本结构一个完整的VHDL语言程序通常包含四个部分 设计实体 配置 程序包和库 其中设计实体是VHDL设计的基本单元 它可以是任意电路模型描述 简单的可以是单个逻辑门电路 复杂的可以是一个微处理器 甚至一块电路板 4 2 1设计实体设计实体类似于电路原理图中的符号 不描述模块的具体功能 它由实体说明和构造体两部分构成 1 实体说明 EntityDeclartion 实体说明规定设计实体的输入 输出 I O 端口 如端口的数目 端口的方向和端口的类型 实体说明也可以定义参数 并把参数从外部传入模块内部 其一般格式 ENTITY实体名IS GENERIC 类属参数说明 PORT 端口说明 END实体名 实体说明以关键词 ENTITY 开始 以 END 结束 不可缺少和省略 端口 port 设计实体的每一个I O信号被称为端口 端口为设计实体和其外部环境的动态通信提供通道 每一个端口必须有名字 通信模式和数据类型 名字是该端口的标识符 模式说明数据通过该端口的流动方向 类型说明流过该端口的数据类型 其一般书写格式如下 PORT SIGNAL 端口名字 模式数据类型名 因为关键字PORT后必须是信号类 所以关键字SIGNAL可略去 2 构造体 ArchitectureBody 构造体描述设计实体的结构或行为 把设计实体的输入和输出之间的关系建立起来 构造体分说明部分和描述部分 构造体的描述格式为 ARCHTECTURE构造体名OF实体名IS 定义语句 内部信号 常数 数据类型等的定义 BEGIN 并行处理语句 END结构体名 构造体名构造体是对设计实体功能的具体描述 它一定要跟在对应实体说明的后面 OF后面紧跟的实体名表明了该构造体隶属于哪个实体 一般构造体名可以由设计者自由命名 但在大多数的文献和资料中 通常把构造体命名为behavioral 行为 dataflow 数据流 structural 结构 或是它们的缩写形式 即与构造体的三种描述方式相对应 便于读者了解设计者所采用的描述方式 定义语句定义语句用来对构造体内部所示用的信号 常数 数据类型和函数进行定义 并行处理语句并行处理语句是功能描述的核心部分 也是变化最丰富的部分 它具体地描述构造体的行为及其连接关系 后面要讲的赋值语句 进程语句 顺序语句等都在这里使用 4 2 2库 程序包及配置库 程序包及配置是VHDL语言中另三个可以各自独立进行编译的源设计单元 1 库 Library 库用于存放预先编译好的程序包和数据集合体目前常用的几种库如下 STD库 VHDL的标准库 其中有包含 STANDARD 与 TEXTIO 程序包 WORK库 现行作业库 用于保存用户设计和定义的一些设计单元和程序包 IEEE库 最常用的资源库 包含标准程序包STD LOGIC 1164 数学程序包Math Real和Math Complex 时序程序包VITAL Timing和基本元件程序包VITAL Primitives 用户库 由用户自己创建 如把一些自己需要经常使用的非标准程序包和实体等汇集成库 2 程序包 Package 程序包是设计中使用的子程序和公用数据类型集合 它是一个库单元 包含各设计模块共享的一系列说明 如信号说明 元件说明 属性说明 子程序说明 数据类型和常量说明等 使用程序包时 用USE语句说明程序包的结构为 PACKAGE程序包名IS 说明语句 END程序包名 PACKAGEBODY程序包名IS 说明语句 ENDBODY 一个程序包由程序包说明和程序包体组成 可以只有程序包说明 程序包体描述程序包说明的函数和过程 常用几种程序包如下 STANDARD程序包它是VHDL的标准配置 使用时无需加标准说明 相当于隐含在每个设计单元的开头 它预先在STD库中编译 定义了若干数据类型 子类型和函数 TEXTIO程序包它是文本文件输入输出程序包 预先在STD库中编译 定义了支持ASCIII O操作的若干类型和子程序 使用它时必须在设计单元开头加USE语句 STD LOGIC 1164程序包其预先在IEEE库中编译 它定义了一些常用的数据类型 函数和类型转换函数 调用该程序包时需要使用LIBRARY语句和USE语句 3 配置 Configuration 配置描述层与层间的连接关系以及实体与构造之间的连接关系 配置语句主要用于指定与实体对应的构造体 其基本格式为 CONFIGURATION配置名OF实体名IS 说明语句 END配置名实体 构造体对配置格式如下 FOR元件例化标号 元件名USEENTITY实体名 构造体名 ENDFOR 4 3构造体描述方式HDL的最大优点之一是描述功能强 可以采用多种不同的形式来描述同样功能的设计的构造体 典型的构造体描述方式有三种 行为描述 数据流描述 结构化描述 对一个设计可采用三种描述的任意组合方式 1 行为描述方式行为描述表示输入和输出间的转换行为 是对系统数学模型的描述 行为描述的特点是按算法的路径来描述数据的变换和传输 含有大量算术运算 关系运算 惯性延时 传输延时等内容 行为描述主要用于系统级描述 目的是对系统数学模型进行仿真或对系统工作原理进行仿真 即高层验证 纠错 2 数据流描述数据流描述仅描述数据如何由信号传输到信号和输入传输到输出 不使用进程或顺序语句 据流描述方式特点是采用从信号到信号的数据流的路径形式描述数据的传输和变换 既表达了该设计单元的行为 又隐含地表达了该设计单元的结构 主要使用并行信号赋值语句 选择信号赋值语句和条件信号赋值语句 而不用进程及顺序语句 数据流描述方式能得逻辑表达式 可以进行逻辑综合 3 结构描述结构化描述方式是直接用门电路来构成一个复杂的逻辑电路的描述方法 即描述该设计单元硬件是如何构成的 利用结构描述方式可以将一个大的设计划分为许多小的模块 然后将这些小的模块拼装起来形成更为复杂的设计