2421BCD计数器.doc

电子科技大学光电信息学院课程设计论文 课程名称 数字逻辑设计及应用 题目名称 2421BCD计数器 学 号 2010072010019 姓 名 梅继林 指导老师 陈德军 起止时间 2012/5/20-2012/6/23 2012年6 月 20 日电子科技大学光电信息学院课 程 设 计 任 务 书一、课程名称 数字逻辑设计及应用 二、课程设计题目 无启动风险的2421BCD计数器 三、课程设计目的1、熟练数字逻辑设计的基本方法。应用课程所学的基本逻辑设计思想完成简单的逻辑设计过程；2、提高学生利用软件完善设计的基本能力。要求学生自学HDL语言或者其他仿真工具对所完成的设计进行验证和仿真。3、提高学生对所设计内容的文本描述能力。要求学生对设计思想、设计过程以及结果进行描述。四、课程设计要求1、要求有一定的组合逻辑和时序逻辑的设计能力；2、要求有一定的数字逻辑设计仿真软件的的应用能力；五、课程设计任务和内容设计一个2421BCD计数器。基本要求如下：无启动风险。 该课程设计的应包括如下的内容： a) 设计过程的文字描述。设计过程应该包括设计思路的简单描述、系统子模块的定义以及功能描述、逻辑变量的定义、逻辑状态的定义等。必要的真值表、功能表和状态表等；该部分要求提供word文本。b) 电路原理图或者verilog HDL语言描述。该部分要求提供所选择仿真软件的编译文件。c) 仿真结果。该部分要求提供所选择仿真软件的编译结果或者word文档。d) 团队分工情况说明，团队课包括13人。请描述个人在设计中所承担的任务，以word文档提交。六、参考文献1、数字设计原理及实践 John F. Wakerly编 机械工业出版社 2003年8月第四版2、数字电子技术基础 阎石主编 高等教育出版社 第五版指导教师签名：陈德军 日期：2012年5月12日2421BCD计数器设计摘要：本文设计的为模10的2421BCD计数器，首先根据状态图得到转移图，再依次得到设计所需要的状态表和激励表。由于本设计要求无风险启动，所以在求激励方程时用卡洛图进行化简，在满足要求的同时尽量降低成本。然后选择D触发器和一些门来实现电路。最后用verilogHDL 对逻辑进行描述，和对方块图的仿真。关键字：2421BCD计数器 无风险启动 verilog 仿真第一章 引言 1.1设计意义和目的1、熟练数字逻辑设计的基本方法。应用课程所学的基本逻辑设计思想完成简单的逻辑设计过程；2、提高学生利用软件完善设计的基本能力。学会HDL语言或者其他仿真工具对所完成的设计进行验证和仿真。3、提高学生对所设计内容的文本描述能力。要求学生对设计思想、设计过程以及结果进行描述。 1.2研究思路本设计的思路来源于74X163和“1011”序列检测器的设计。激励表状态表状态转移图 D触发器 卡诺图化简激励方程 电路实现HDL描述与仿真第二章 逻辑设计 2.1状态转移图1111111001000011001000010000110111001011 2.2状态表 Q3Q2Q1Q0Q3*Q2*Q1*Q0*00000001000100100010001100110100010010111011110011001101110111101110111111110000本设计选择D触发器，所以 Q* = D;即激励表Q3Q2Q1Q0D3D2D1D000000001000100100010001100110100010010111011110011001101110111101110111111110000 2.3 未用状态的讨论显然，本设计中有六个状态未有，依次是0101,0110,0111,1000,1001,1010。在最小成本设计时，未用状态是可以不考虑的。但本设计要求无风险启动，所以必须对未用状态进行讨论。无风险启动的原则是，即使从未用状态启动在经过几个状态后仍然能进入循环圈。那么，可以把所有未用状态的次态都定义为计数循环圈的某一个状态就解决了。但从降低成本的角度，可以在卡诺图的基础上对状态化简，下面将以D0的化简为例进行说明：把所有未用状态地次态都定义为1111D0 00 01 11 101001111110011101 D0=Q0+Q3Q2+Q3Q2Q1根据最简原则定义未用状态D0 00 01 11 101001100110011001 D0=Q0可见由方法可以简化表达式2.4 求激励方程(卡诺图化简)D3 00 01 11 100000111111011111 D3=Q3Q2+Q3Q2+Q3Q1+Q3Q0 D2 00 01 11 100010001011011111 D2=Q3Q1Q0+Q3Q1+Q3Q2+Q3Q1Q0D1 00 01 11 100101111101010101 D1=Q3Q2+Q1Q0+Q1Q02.5 激励方程汇总 D0=Q0D1=Q3Q2+Q1Q0+Q1Q0D2=Q3Q1Q0+Q3Q1+Q3Q2+Q3Q1Q0 D3=Q3Q2+Q3Q2+Q3Q1+Q3Q02.6 无启动风险的状态图11111110010000110010000100001101110010111010011101101000100101012.7 方块图第3章 Verilog仿真3.1 verilogHDL 语言描述 module Vr2421Counter(CLK,Q);input CLK;output 3:0 Q;reg 3:0 Q;always (posedge CLK)if(Q=4d4) Q=4d11;else if(Q!=4d15) Q=Q+1;else Q=4b0;Endmodule3.2仿真波形参考文献1 John F. Wakerly.数字设计-原理与实践 机械工业出版社 2003年8月第四版设计总结 通过本次设计，练习并掌握了数字逻辑设计的基本方法。在设计中我自学verilog语言，认识到了软件仿真在数字设计中的重要性。仿真软件的使用能够给我们比较直观设计思路和仿真结果，它是学习数电必不可少的工具。 在这里首先要感谢陈老师，他幽默的授课风格常常使我们在愉悦的心情下学习新知识。尤其是老师对“1011”数字检测器的讲解，在设计中给与了我很大的启发。另外，还要感谢小组里的同学，与他们的讨论总能带个我新的思路和新的理解，感谢他们在设计中给与我的帮助。 电子科技大学光电信息学院课程设计（论文）教师评阅表课程名称 数字电路设计-原理与实践 题目名称 2421BCD计数器 学 号 2010072010019 姓 名 梅继林 评阅标准得分教师评阅学习态度（学习态度能否认真，设计（论文）有无抄袭情况）（010分）工作量（能否很好地完成任务书规定的工作量，设计内容是否全面）（010分）规范要求（图形、表格、公式的表达是否清晰、正确，论文的书写是否符合规范化要求）（015分）实际能力（能否认真阅读教师指定的参考资料、文献，是否能阅读与课程设计有关的自选资料；基础理论和专业知识是否扎实，能否正确运用基本理论和基本技能；能否独立分析、解决设计问题，设计方案是否正确，有无重大原则性错误；文字表达能力如何，能否准确地表达自己的设