vhdl语言实例练习 闹钟系统控制电路.doc

一、课程设计的目的与要求1设计目的l 熟悉MAXPLUS2/Quartus II软件，掌握软件的VHDL程序输入、程序编译和程序仿真操作；l 学习利用VHDL语言设计闹钟系统控制电路程序。2设计要求l 根据设计正文提出的闹钟控制电路功能设计相应VHDL程序。l 有能力的同学，可以在设计正文提出的闹钟功能基础上，再提出新的功能并完成设计。二、设计正文设计一个闹钟系统控制电路，其功能如下：计时功能：是钟表的基本功能，这里要求设计的时钟能够显示小时、分钟、秒钟（用户可以选择时钟工作方式是24小时显示方式或12小时显示方式）。闹钟功能：用户设置闹钟时间，当时钟时间与闹钟时间相同时，闹钟发出警报。VHDL源程序：LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; 包含库和程序包 entity naozhong is port( clk,reset:in std_logic; resettime: in std_logic_vector(16 downto 0);端口表定义clk,reset,clocktime等输入变量；elert,hour,minute,secind输出变量 clocktime:in std_logic_vector(16 downto 0); elert:out std_logic; hour: out std_logic_vector(4 downto 0); minute: out std_logic_vector(5 downto 0); second: out std_logic_vector(5 downto 0); end naozhong; ARCHITECTURE clock of naozhong is SIGNAL count1 : STD_LOGIC_VECTOR (5 DOWNTO 0); SIGNAL count2 : STD_LOGIC_VECTOR (5 DOWNTO 0); SIGNAL count3 : STD_LOGIC_VECTOR (4 DOWNTO 0); 设置信号count1 count2 count3BEGIN second=count1; minute=count2; hour=count3; PROCESS(clk,reset) BEGIN if (clocktime=count3&count2&count1) then 闹钟报警功能：当现在时间与设定报警时间相同时，发出警报 elert=1; else elert=0; end if; IF (reset=1)THEN count1=resettime(5 downto 0); count2=resettime(11 downto 6); 计时功能：以24小时的时钟计时 count3= resettime(16 downto 12); elsif (clkevent AND clk=1) then count1=count1+1; if (count1=111011) then count2=count2+1; count1=000000; if(count2=111011)then count3=count3+1; count2=000000; if (count3=10111)then count3=00000; end if; end if;end if;end if;程序结束END PROCESS;END clock; 三、实验结果与分析图表 1闹钟系统控制秒钟由图表1看出在时钟信号clk作用下，秒钟由000000,000001,000010,000100，依次递增计时，并且从闹钟定时clocktime=00000000000000000，报时输出elert=1,完成报时功能。图表 2闹钟系统控制秒钟由图2中可看出，当秒钟计时到second=111011即59秒时，跳转到second=000000，并且有分钟进位minute=0000001，实现了进位功能。图表3闹钟系统控制分钟从图3红框中看出分钟计时minute由000000,000001，000010，000011，依次递增完成分计时；并且闹钟功能依然有效。 要完成显示小时计时功能必须对时钟进行设定才能观察得到，因此加入reset功能，当将时间设定为resettime。图表4闹钟系统控制时钟从图表4中橙色和红色方框中可以看出当分钟minute由111011进位到000000，并且使小时位hour开始计时，分钟每六十进位，小时加1,；当reset=1时，将resettime=00000111010111011传递给时钟，实现了时钟设置功能。图表5闹钟系统控制闹钟功能如上图中