数字电子技术答案 第6章 半导体存储器和可编程逻辑器件.pdf

复习思考题复习思考题 6 1 ROM 一共分为几种 它们都有哪些特性 答 只读存储器 ROM 实际上是一个具有 n 个输入和 m 个输出的组合逻辑电路 分 为掩模 ROM PROM 和 EPROM 三种 掩模只读存储器是最早出现的只读存储器 在 存储器出厂的时候 存储器中的数据就已经被固化在它的内部了 掩模只读存储器之能 够读取数据 而不能写入数据 PROM 的总体结构和掩模 ROM 相同 都是由地址译码 器 存储矩阵和输出电路构成 PROM 和掩模 ROM 不同的地方则在于 它们的存储单 元具有不同的结构 PROM 既可以读也可以写 但是只能写入一次 可擦除的可编程 存储器 EPROM 中存储的数据可以被反复擦除和重新编程 所以 它的应用范围比 PROM 更加广泛 6 2 为什么说 ROM 实际上一种组合逻辑电路 答 因为 ROM 中没有时钟信号 地址输入端和数据输出端构成了组合逻辑的一一 对应关系 6 3 掩模 ROM 和 PROM 有什么区别 答 PROM 和掩模 ROM 不同的地方则在于 它们的存储单元具有不同的结构 掩 模只读存储器只能够读取数据 而不能写入数据 PROM 既可以读也可以写 但是只 能写入一次 6 4 PROM 和 EPROM 的最大区别是什么 答 PROM 存储单元和 EPROM 不同 前者主要是熔丝和反熔丝结构 而后者则采 用各种可擦除半导体结构 PROM 只能写一次 而 EPROM 能反复地擦和写 6 5 SRAM 和 DRAM 的区别是什么 在实际中 它们各自有什么用途 答 它们的存储单元结构不同 SRAM 不需要刷新 而 DRAM 需要不断地周期性 地刷新 6 6 当字数不够用 位数也不够用时 应该怎样扩展存储器的存储容量 答 可以进行字扩展和位扩展 6 7 可编程逻辑器件主要有哪几种 答 有 PAL GAL CPLD 和 FPGA 等 6 8 PAL 器件和 ROM 的区别是什么 答 ROM 只有或阵列都可以编程 而与阵列不能编程 PAL 只有与阵列能编程 或阵列是固定的 6 9 怎样用PAL实现任意组合逻辑函数 用PAL实现任意组合逻辑函数有什么限制 答 先将逻辑函数式化简 再按照乘积和的方式在 PAL 中进行编程 并且 逻辑 函数式中变量的数量必须小于 PAL 的输入端数 乘积项的数量必须小于或阵列中的或 门的输入端数 6 10 GAL 和 PAL 之间的主要区别是什么 GAL 和 PAL 相比有什么优越性 答 GAL 可以反复编程 PAL 则只能编程一次 另外 GAL 还增加了 OLMC GAL 由于增加了 OLMC 所以功能更加完善 可以实现更加复杂的逻辑电路 6 11 GAL 器件的 OLMC 有哪几种工作模式 答 有专用输入模式 专用组合输出模式 复杂模式 组合输入 输出模式和寄存 器输出模式等五种工作模式 6 12 与 GAL 相比 CPLD 有哪些不同 答 从结构和工作原理上看 CPLD 可以看成是更加复杂的 GAL 它由多个 GAL 器件排列在一起 并相互连接而成 其中每一个逻辑宏单元就是一个 GAL 6 13 CPLD 的基本结构包含哪些内容 答 CPLD 主要由 LAB I O 控制块和 PIA 构成 6 14 ISP 的含义是什么 在 CPLD 中 是怎样实现 ISP 的 答 ISP 的意思是系统内可编程功能 CPLD 的编程方式有多种 包括电路内测试 器 ICT 编程方式 嵌入式处理器编程方式 MasterBlaster 下载电缆编程方式和 ByteBlasterMV 下载电缆编程方式 编程过程中 CPLD 被焊接在电路板上 程序数据 通过以上编程方式 经过电路板上的编程接口 写进 CPLD 之中 6 15 FPGA 和 CPLD 有何不同 它的基本结构包含哪些方面 答 主要是宏单元内部结构不同 FPGA 的宏单元内部主要是查找表结构 CPLD 则是与或阵列结构 FPGA 主要由 LAB EAB IOE 和快迹互联网络构成 6 16 FPGA 有哪几种配置方式 它们各自的特点是什么 答 对 FLEX10K 系列 FPGA 的配置有两种方式可以选择 即主动方式和被动方式 在主动方式下 FPGA 和配置器会相互产生相应的控制和同步信号 当配置双方都准备 好后 配置器开始向 FPGA 传送配置数据 在被动方式下 配置过程将由一个智能主机 例如为控制器 全权控制 智能主机从 它的存储设备中提供配置数据 在进行被动配置时 人们可以在电路系统仍然在工作的 时候 对 FPGA 进行重新配置 改变它的逻辑功能 FLEX10K 系列 FPGA 的配置方式 可以通过两个专用管脚 MSEL1和 MSEL0上的高 低电平来进行选择 习习 题题 6 1 如果要用 ROM 设计一个 5 32 译码器 试计算需要多大的存储容量 设计一个 8 3 优先编码器需要多大容量 答 5 32 译码器所需存储容量为 25 32 1024 位 8 3 优先编码器需要存储容量为 28 3 768 位 6 2 ROM 中的数据表如表 6 12 所示 若将地址输入 A2 A1 A0作为 3 个输入逻辑变量 将数据输出 D3 D2 D1 D0作为函数输出 请写出输入和输出之间的逻辑函数式 并把它 们化简成最简的与 或式 表 6 12 题 6 2 数据表 地址 输入 数据 输出 A2 A1 A0 D3 D2 D1 D0 0 0 0 0 0 1 1 0 0 1 1 1 0 0 0 1 0 1 0 0 1 0 1 1 0 0 1 0 1 0 0 0 0 1 1 1 0 1 1 0 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 答 00 012011 120122 01202013 AD AAAAAD AAAAAD AAAAAAAD 6 3 请用一片 ROM 实现两个 3 位 2 进制数相乘的乘法器 列出 ROM 的数据表 并画 出存储矩阵的点阵图 答 ROM 数据表为 地址输入 数据输出 A5 A4 A3 A2 A1 A0 D5 D4 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 1 1 0 0 0 1 1 1 1 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 1 1 0 0 0 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 1 1 0 1 0 0 0 0 1 1 0 0 1 1 0 1 1 0 0 1 0 0 1 0 1 1 1 0 0 0 0 1 1 0 0 0 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 0 0 1 1 1 1 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 0 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 1 1 1 1 0 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 0 0 0 1 1 1 0 1 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 0 0 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 点阵图为 6 4 请用 ROM 设计一个组合逻辑电路 实现以下逻辑函数式 BCACABY BCCAY BACBAY CAABY 0 1 2 3 答 先将上式化为最小项和的形式 76530 76431 76543202 76313 mmmmY mmmmY mmmmmmmY mmmmY ROM 点阵图如下图所示 6 5 使用 ROM 实现一个译码器 将 4 位 2 进制码转换成余三码 答 先列出 ROM 数据表如下 地址输入 数据输出 A3 A2 A1 A0 Y3 Y2 Y1 Y0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 0 0 1 1 1 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 0 0 0 0 ROM 点阵图如下图所示 6 6 使用 ROM 实现一个译码器 将 4 位 2 进制码转换成 8421BCD 码 答 先列出 ROM 数据表如下 地址输入 数据输出 A3 A2 A1 A0 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 0 ROM 点阵图如下图所示 6 7 使用 4 片存储容量为 1024 4 位大小的 RAM 和一个 2 4 译码器 74LS139 设计一个 存储容量为 4096 4 位大小的 RAM 答 本题应使用字扩展方式来扩展存储容量 6 8 试分析图 P6 49 电路 写出 Y3 Y2 Y1 Y0与 A B C D 之间的逻辑关系式 答 Y3 Y2 Y1 Y0与 A B C D 之间满足如下关系式 DBACBBDCBY BCACBAY CDDBACBBAY DBDBCACAY 0 1 2 3 图 6 49 题 6 8 图 6 9 使用 16 片存储容量为 1024 4 位大小的 RAM 和一个 3 8 译码器 74LS138 设计一 个存储容量为 8192 8 位大小的 RAM 答 本题需用位扩展方式把存储器的字宽从 4 位扩展到 8 位 然后再用字扩展方式把存 储容量从 1024 字扩展到 8192 字 如图所示 6 10 使用 PAL14H4 产生以下逻辑函数式 BDACY DCBADABCCDB