组成原理课后部分答案.pdf

此答案为我个人所做计算机组成原理课后要考题的答案 李丹阳同学负责题目的键入和 答案核对 梁超凡同学纠正了其中若干个错误 第四章的两个 CPU 连接题在之后的 PDF 文件里 第六章 6 33 6 34 请自己去翻书 第六章某些小题还没有写 请有做答案的同学 也分享下吧 如有发现错误 请及时联系我进行更正 祝大家取得理想成绩 PS 其中的做题过程需要完善 特别是 Cache 那几个题 刘嘉辉 8 11 今有四级流水线分别完成取指 IF 译码并取数 ID 执行 EX 写结果 WR 5 个步骤 假设完成个不操作的时间依次为 90 ns 90ns 60ns 45ns 1 流水线的时钟周期取何值 答 90 ns 2 若相邻指令发生数据相关 那么第二条指令安排推迟多少时间才能不发生错误 答 两个时钟周期 即 180 ns 如图所示 T1 T2 T3 T4 T5 T6 T7 1 IF ID EX WR 2 IF ID EX WR 3 若相邻指令发生数据相关 为了不推迟第二条指令的执行 可以采取什么措施 答 如果硬件上加以改进 采取旁路技术 这样无延迟 10 21 下表给出 8 条微指令 I1 I8 及所包含微命令控制信号 设计微指令操作控制字段 格式 要求所用控制位最少 而且保持微指令本身内在的并行性 微指令 所包含微命令 I1 a b c d e I2 a d f g I3 b h I4 c I5 c e g i I6 a h j I7 c d h I8 a b h 解 控制信号 a b c d e f g h i j I1 I2 I3 I4 I5 I6 I7 I8 则可以将微指令信号分成 6 组 a b c g d i j e f h 则控制字段编码如下所示 a b c g d i j e f h 1 位 1 位 1 位 1 位 2 位 2 位 A b c g 采取直接编码方式 d i j 采取字段直接编码方式 d 为 01 i 为 10 j 为 11 无效为 00 e f h 采取字段直接编码方式 e 为 01 f 为 10 h 为 11 无效为 00 总共需要 8 位控制字段即可 4 28 设主存容量为 256 K 字 Cache 容量为 2 K 字 块长为 4 1 设计 Cache 地址格式 Cache 中可以装入多少块数据 2 直接映射方式下 设计主存地址格式 3 四路组相联映射方式下 设计主存地址格式 4 全相联映射方式下 设计主存地址格式 5 若存储字长为 32 位 存储器按字节寻址 写出上述三种映射方式下主存地址格式 解 Cache 地址格式为 字块地址 字块内地址 9 位 2 位 直接映射方式下 主存地址格式为 主存字块标记 Cache 字块地址 字块内地址 7 位 9 位 2 位 四路组相联映射方式下 主存地址格式为 主存字块标记 组地址 字块内地址 9 位 7 位 2 位 全相联映射方式下 主存地址格式为 主存字块标记 字块内地址 16 位 2 位 存储字长为 32 位 按字节寻址 直接映射方式下 主存地址格式为 主存字块标记 Cache 字块地址 字块内地址 7 位 9 位 4 位 四路组相联映射方式下 主存地址格式为 主存字块标记 组地址 字块内地址 9 位 7 位 4 位 全相联映射方式下 主存地址格式为 主存字块标记 字块内地址 16 位 4 位 4 29 假设 CPU 执行某段程序时共访问 Cache 命中 4800 次 访问主存 200 次 已知 Cache 的 存取周期是 30 ns 主存的存取周期是 150 ns 求 Cache 的命中率以及 Cache 主存系统的 平均访问时间和效率 试问该系统的性能提高了多少 解 访问 Cache 的命中率为 4800 4800 200 96 Cache 主存系统的平均访问时间为 0 96 t 1 0 96 5t 1 16t 系统效率为 0 96 1 0 96 5 100 86 系统性能为原来的 5 1 16 4 31倍 提高了 3 31 倍 4 30 一个组相联映射的 Cache 由 64 块组成 每组内包含 4 块 主存包含 4096 块 每块由 128 字组成 访存地址为字地址 试问主存和 Cache 的地址各为几位 画出主存的地址格式 解 Cache 总共包含 64 128 213个字 则 Cache 地址为 13 位 主存总共包含 4096 128 219个字 则主存地址为 19 位 主存地址格式为 主存字块标记 组地址 字块内地址 8 位 4 位 7 位 4 31 设主存容量为 1MB 采用直接映射方式的 Cache 容量为 16KB 块长为 4 每字 32 位 试问主存地址为 ABCDEH 的存储单元在 Cache 中的什么位置 解 主存地址格式为 主存字块标记 Cache 字块地址 字块内地址 6 位 10 位 4 位 Cache 地址格式为 字块地址 字块内地址 10 位 4 位 则主存地址为 ABCDEH 的存储单元在 Cache 内 3CDEH 的位置 4 32 设某机主存容量为 4MB Cache 容量为 16KB 每字块有 8 个字 每字 32 位 设计一个 四路组相联映射 即 Cache 每组内有 4 个字块 的 Cache 组织 1 画出主存地址字段的各段位数 2 设 Cache 的初态为空 CPU 依次从主存第 0 1 2 89 号单元读出 90 个字 主存一 次读出一个字 并重复按此次序读 8 次 问命中率是多少 3 若 Cache 的速度是主存的 6 倍 试问有 Cache 和无 Cache 相比 速度约提高多少倍 解 1 主存地址格式为 主存字块标记 组地址 字块内地址 10 位 7 位 5 位 2 主存一次读出一个字 存储字长为 32 位 4 字节 则每次读入 Cache 中 8 个字 所 以在读取第 0 8 16 88 个字的时候需要访存 即访存 12 次 读取数据次数为 90 8 720 次 命中率为90 8 12 90 8 98 3 3 有 Cache 的速度是没有 Cache 速度的 6 0 983 t 1 0 983 6 5 53 即速度提高了 4 53 倍 7 1 什么叫机器指令 什么叫指令系统 为什么说指令系统与机器的主要功能以及与硬件 结构之间存在着密切关系 答 把每一条机器语言的语句称为机器指令 把全部机器指令的集合称为机器的指令系统 机器的指令系统集中反映了机器的功能 7 2 什么叫寻址方式 为什么要学习寻址方式 答 寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法 它与硬 件结构紧密相关 而且直接影响指令格式和指令功能 7 3 什么是指令字长 机器字长和存储字长 答 指令字长是指令的长度 取决于操作码的长度 操作数地址的长度 操作数地址的个数 机器字长是 CPU 一次能处理的数据的位数 通常与 CPU 寄存器的位数有关 存储字长是存储器中一个存储单元的长度 MDR 的位数反映了存储字长 7 4 零地址指令的操作数来自哪里 在一地址指令中 另一个操作数的地址通常采用什么寻 址方式获得 各举一例说明 答 零地址指令 无操作数 如 NOP HLT 等 操作数来自堆栈 如 RET IRET 等 一地址指令 另一操作数的地址由隐含寻址获得 如 ACC OP A1 ACC 7 5 对于二地址指令而言 操作数的物理地址可安排在什么地方 举例说明 答 操作数的物理地址可以在三个地方 1 指令中 操作数由立即寻址获得 2 寄存器中 操作数由寄存器直接寻址 隐含寻址获得 3 存储器中 操作数由寄存器间接寻址 直接寻址 间接寻址 基址寻址 变址寻址 或相对寻址获得 7 9 试比较间接寻址和寄存器间接寻址 答 比较如下 1 都可有效扩大寻址范围 2 间接寻址是指指令字段中不给出操作数地址 而是指出操作数有效地址所在存储单 元的地址 3 寄存器间接寻址是指指令字段中给出的寄存器的内容是操作数所在存储单元的地 址 4 他们执行阶段都需要访存 寄存器间接寻址比间接寻址少访存一次 7 10 试比较基址寻址和变址寻址 解 比较如下 1 都可有效地扩大指令寻址范围 2 基址寻址时 基准地址由基址寄存器给出 地址的改变反映在位移量 A 的取值上 变址寻址时 基准地址由 A 给出 地址的改变反映在变址值的自动修改上 变址 值由变址寄存器给出 3 基址寄存器内容通常由系统程序设定 变址寄存器内容通常由用户设定 4 基址寻址适用于程序的动态重定位 变址寻址适用于数组或字符串处理 适用场合 不同 7 11 画出先变址再间址及先间址再变址的寻址过程 答 先变址再间址 EA IX A 先间址再变址 EA IX A 7 12 画出 SUB R1 指令对操作数的寻址及减法过程的流程图 设被减数和结果存于 ACC 中 表示间接寻址 R1 寄存器的内容为 2074H 答 取指令 寄存器间接寻址 EA R1 2074H 执行 减法过程 EA MAR ACC MDR ACC 6 7 设 X 为真值 X 为绝对值 说明 X 补 X 补能否成立 答 不能成立 假设 X 1 则 X 1 X 补 1 补 X 补 1 补 显然 1 补 1 补 则 X 补 X 补不成立 6 8 若 X 补 y 补 讨论是否有 X Y 答 假设数值部分长度为 5 位 符号位为 1 位 则 0 补 0 0000 1 补 1 1111 显然 1 补 0 补 但是 1 0 所以题设不成立 6 10 在整数定点机中 设机器数采用 1 位符号位 写出 0 0 的原码 补码 反码和移码 得出什么结论 答 假设定点机中数值部分为 4 位 符号位为 1 位 则有 原码 补码 反码 移码 0 0 0000 0 0000 0 0000 1 0000 0 1 0000 0 0000 1 1111 1 0000 结论 0 的原码和反码有两种表示 移码和补码只有唯一的表示 6 14 设浮点数字长为 32 位 欲表示 6 万间的十进制数 在保证数的最大精度条件下 除 阶符 数符各取 1 位外 阶码和尾数各取几位 按这样分配 该浮点数溢出的条件是什 么 答 为了保证表示范围 设阶码的长度为 x 则 x log260000 16 则精度最大时尾数 取 14 位 该浮点数产生上溢的条件是阶码大于 216 1 产生下溢的条件是阶码小于 216 1 6 15 什