计算机组成原理实验指导手册(Quartus II ).doc

计算机组成原理实验指导书目 录第一部分 Quartus II的操作1第1章 Quartus II 简介11.1 Quartus II软件11.2 Quartus II软件的设计流程11.3 Quartus II软件的用户界面3第2章 Quartus II 2.1的安装62.1 安装软件62.2安装license6第3章 Quartus II 2.1的使用83.1 图形用户界面83.2 设计模式83.3 设计步骤83.3 原理图设计与编译93.4 创建向量波形文件16第4章 设计结果下载214.1 安装下载电缆驱动程序214.2 器件的选择与引脚的锁定与下载284.3 实验箱的设置与I/O引脚31第二部分 实验内容46实验1 Quartus 的使用46实验2 运算器组成实验47实验3 半导体存储器原理实验50实验4 数据通路的组成与故障分析实验51- 52 -第一部分 Quartus II的操作第1章 Quartus II 简介1.1 Quartus II软件Quartus II软件是Altera公司的综合开发工具，它集成了Altera的FPGA/CPLD（复杂可编程逻辑器件Complex Programmable Logic Device,CPLD/现场可编程器件Field Programmable Gate Array,FPGA）开发流程中所涉及的所有工具和第三方接口。通过使用此综合开发工具，设计者可以创建、组织和管理自己的设计。Quartus II为电路设计者提供了完整的多平台设计环境，它可以满足众多特定设计的需要。Quartus II拥有CPLDFPGA各个开发阶段对应的开发工具，设计者通过它的集成开发环境可一次性完成整体应用的开发。1.2 Quartus II软件的设计流程Quartus II 软件为设计流程的每个阶段提供Quartus II 图形用户界面、EDA 工具界面以及命令行界面。用户可以在整个流程中只使用这些界面中的一个，也可以在设计流程的不同阶段使用不同界面。下图1-1所示是利用Quartus II完成应用开发的流程。图1-1 设计流程1. 设计输入设计输入是CPLDFPGA开发阶段的第一步它完成了器件的硬件描述。Quartus II提供了以下多种设计输入的工具。 文本编辑器利用该工具完成硬件描述语言程序文件的编写、修改与保存。 块与符号编辑器该工具用于查看和编辑代表宏功能、宏功能模块、基本单元或设计文件的预定义符号。 MegaWizard插件管理器Quartus II提供了许多Altera公司的宏功能模块，可以在设计文件中与门和触发器等基本单元一起使用。利用MegaWizard插件管理器可将这些功能强大的宏功能模块插入到设计中。 约束编辑器利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等约束条件。 布局图编辑器利用该工具可以查看上一次编译期间执行的资源分配和布线结果(该结果是只读的，不可通过编辑器更改)。绝大多数的设计者往往只会使用到前3种设计输入工具，约束编辑器只在特定环境下(如需要对器件编译或编程进行必要条件约束时)才会用到，而布局图编辑器是提供接近物理器件内部布线编程的工具，很少会被设计者使用。2. 综合Quartus II提供了如下综合工具： 分析和综合器该工具调用了Quartus II的内置综合器，它支持最新版本的Verilog和VHDL，并最终生成EDIF网表文件(.edf)或VQM文件(.vqm)。 辅助工具Quartus II在设计综合期间提供了辅助工具，用于检查设计的可靠性。 RTL查看器利用该工具可查看硬件描述最终的综合结果，并给出形象的电路元器件图表。3. 布局连线布局连线是将设计综合后的网表文件映射到实体器件的过程。该过程包括：将设计工程的逻辑和时序要求与器件的可用资源相匹配；将每个逻辑功能分配给最好的逻辑单元位置，进行布线和时序分析；选择相应的互连路径和引脚分配。Quartus II提供了以下丰富的布局连线工具。 Fitter工具如果设计者利用约束编辑器指定了编译约束条件，那么Fitter工具试图将设计约束与器件上的资源相匹配，并努力满足约束条件，然后试图优化设计中的其余逻辑。如果设计者未指定任何约束条件，那么Fitter工具将自动优化设计。 约束编辑器利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等约束条件。 布局图编辑器利用该工具可以查看上一次编译期间执行的资源分配和布线结果(该结果是只读的，不可通过编辑器进行更改)。 芯片编辑器利用该工具可以显示芯片内部完整的布线信息，显示每个器件资源之间的所有可能和使用的布线路径。 增量布局连线工具如果设计者所做的更改仅影响少数节点，可利用该工具避免运行全编译。Quartus II的增量布局连线工具将尽量保留以前编译的布局连线结果，以较快的速度完成新的编译。在布局连线过程中，设计者还会遇到“整体设计工程更改管理”的情况，这种工程更改管理是指在完成全编译之后，使用芯片编辑器查看设计布局布线详细信息，并确定要更改的资源，从而避免了过多地修改设计源文件或Quartus II设置。4. 时序分析Quartus II提供了专用的时序分析器，可用于分析设计中的所有逻辑，并有助于指导Fitter工具达到设计的时序要求。时序分析的结果包括fMAX(最大频率)、tSU(时钟建立时间)、tH(时钟保持时间)、tCO(时钟至输出延时)、tPD(引脚至引脚延时)、最小tCO和最短tPD。5. 仿真Quartus II提供了功能仿真和时序仿真两种仿真工具，其功能十分强大。设计者视所需的信息类型而定，可以进行功能仿真以测试设计的逻辑功能，也可以进行时序仿真，在目标器件中测试设计的逻辑功能和最坏情况下的时序。在时序仿真过程中，Quartus II可根据设计者提供的向量波形文件(.vwf)、间量表输出文件(.tbl)、向量文件(.vec)和仿真基准文件(.tbl)格式的波形文件进行仿真，输出仿真波形。除此之外，Quartus II还可以估计在时序仿真期间当前设计所消耗的功率。6. 器件编程与配置Quartus II编译成功后，设计者就可以对器件进行编程或配置了。器件编程器使用编译过程中的Assembler工具生成的POF和SOF文件对器件进行编程，其编程模式有4种。 被动串行模式：该模式可实现对多个器件进行编程。 JTAG模式：该模式也可实现对多个器件进行编程。 主动串行编程模式：该模式可实现对单个串行配置器件进行编程。 插座内编程模式：该模式可实现对单个CPLD或配置器件进行编程。1.3 Quartus II软件的用户界面Quartus II软件启动后的主界面如图1-2所示，由标题栏、菜单栏、工具栏、资源管理窗、编译状态显示窗、信息显示窗和工程工作区等部分组成。图1-2 Quartus II软件主界面下面分别介绍各个部分的作用和使用方法。1. 标题栏标题栏显示当前工程的路径和程序的名称。2. 菜单栏菜单栏主要由文件（File）、视图（View）、工程（Project）、操作（Processing）、资源分配（Assignments）、调试（Debug）、工具（Tools）、窗口（Window）和帮助（Help）等下拉菜单组成。其中工程（Project）、资源分配（Assignments）、操作（Processing）、工具（Tools）集中了Quartus II软件较为核心的全部操作命令，下面分别介绍。(1) Project菜单该菜单项主要完成对工程的一些操作。 【Add/Remove Files in Project】：添加或新建某种资源文件。 【Revisions】：创建或删除工程，在其弹出的窗口中单击“Create”按钮创建一个新的工程；或者在创建好的几个工程中选中一个，单击“Set Current”按钮，就把选中的工程设置为当前工程。 【Archive Project】：为工程归档或备份。 【Generate Tcl File for Project】：产生工程的Tcl脚本文件，选择好要生成的文件名以及路径后，单击OK 按钮即可。如果选中了“Open generated file”则会在工程工作区打开该Tcl文件。 【Generate Tcl File for Project】：产生功率估计文件。 【HardCopy Utilities】：跟HardCopy 器件相关的功能。 【Locate】：将Assignment Editor 中的节点或原代码中的信号在Timing Closure Floorplan编译后布局布线图，Chip Editor或原文件中定位其位置。 【Hierarchy】:打开工程工作区显示的源文件的上一层或下一层的源文件以及顶层文件。(2) Assignments菜单该菜单项的主要功能是对工程的参数进行配置，如管脚分配、时序约束、参数设置等。 【Device】：是指目标器件型号。 【Assign Pins】：打开分配管脚对话框，给设计的信号分配IO管脚。 【Timing Settings】：打开时序约束对话框。 【EDA Tool Settings】：设置EDA工具，如Synplify等。 【Settings】：打开参数设置页面，可以切换到使用Quartus II软件开发流程的每个步骤所需的参数设置页面。 【Wizard】：启动时序约束设置、编译参数设置、仿真参数设置、Software Build参数设置。 【Assignment Editor】：分配编辑器，用于分配管脚、设定管脚电平标准、设定时序约束等。 【Remove Assignments】：用户可以使用它删除设定的类型的分配，如管脚分配、时序分配、SignalProbe信号分配等。 【Demote Assignments】：允许用户降级使用当前较不严格的约束，使编辑器更高效地编译分配和约束等。 【Back-Annotate Assignments】：允许用户在工程中反标管脚、逻辑单元、LogicLock区域、节点、布线分配等。 【Import Assignments】：给当前工程导入分配文件。 【Timing Closure Foorplan】：启动时序收敛平面布局规划器。 【LogicLock Region】：允许用户查看，创建和编辑LogicLock区域约束以及导入导出LogicLock 区域约束文件。(3) processing 菜单该菜单项包含了对当前工程执行各种设计流程，如开始综合、开始布局布线、开始时序分析等。(4) Tools菜单该菜单项调用Quartus II软件中集成的一些工具，如MegaWizard Plug-In manager(用于生成IP和宏功能模块)，ChipEditor、RTL Viewer、Programmer等工具。3. 工具栏工具栏中包含了常用命令的快捷图标。将鼠标移到相应图标时，在鼠标下方出现此图标对应的含义，而且每种图标在菜单栏均能找到相应的命令菜单。用户可以根据需要将自己常用的功能定制为工具栏上的图标，方便在Quartus II软件中灵活快速地进行各种操作。4. 资源管理窗 资源管理窗用于显示当前工程中所有相关的资源文件。资源管理窗左下脚有三个标签，分别是结构层次(Hierarchy)，文件（Files ）和设计单元（Design Units）。结构层次窗口在工程编译之前只显示了顶层模块名，工程编译了一次后，此窗口按层次列出了工程中所有的模块，并列出了每个原文件所有资源的具体情况。顶层可以是用户产生的文本文件，也可以是图形编辑文件。文件窗口列出了工程编译后的所有文件，文件类型有设计器件文件(Design Device Files) 、软件文件(Software Files)和其他文件（Other Files）。设计单元窗口列出了工程编译后的所有单元，如AHDL单元，Verilog单元，VHDL单元等，一个设计器件文件对应生成一个设计单元，参数定义文件没有对应设计单元。5. 工程工作区 器件设置、定时约束设置、底层编辑器和编译报告等均显示在工程工作区中，当Quartus II实现不同功能时此区域将打开相应的操作窗口，显示不同的内容，进行不同的操作。6. 编译状态显示窗编译状态显示窗主要时显示模块综合、布局布线过程及时间。模块（Module）列出工程模块，过程（Process）显示综合、布局布线进度条，时间（Time）表示综合、布局布线所耗费时间。7. 信息显示窗信息显示窗显示Quartus II软件综合、布局布线过程中的信息，如开始综合时调用源文件、库文件、综合布局布线过程中的定时、告警、错误等，如果是告警和错误，则会给出具体的引起告警和错误原因，方便设计者查找及修改错误。第2章 Quartus II 2.1的安装2.1 安装软件1.将安装光盘插入CD-ROM，系统自动运行安装向导，点击“InstallQuartusIISoftware”按钮，启动安装程序（或者用户直接运行光盘Quartus目录下的Setup.exe文件，启动安装程序）。2.根据安装提示，选择适当的安装选项，点击Next按钮，逐步完成Quartus II 2.1的安装。安装路径建议使用默认路径，确保有足够的硬盘空间即可。3.当系统完成相关文档的复制后，点击Finish按钮，即可安装结束。此时，Windows开始菜单程序组中会出现Quartus II 2.1项目菜单。2.2 安装license1.将光盘下的quartus_crack文件夹复制到硬盘上；2.进入Windows命令提示符（开始菜单程序附件命令提示符），并进入quartus_crack文件夹；3.输入ipconfig all 找到本机的物理地址，记录备用，如图2-1所示；3.用记事本打开Alteral.src修改其中的HOSTID为本机物理地址（去掉横线，如00055D0787F2）；4.在dos提示符下输入“altcrypt -i alteral.Src -o 存放目录/license.dat”，即在存放目录中生成license.dat文件（如：c:quartus_crackaltcrypt -i alteral.src o c: quartus_crack /license.dat）； 图2-1 本机IP地址及MAC地址获取命令示意图5.将生成的license文件保存到适当文件夹中（推荐Quartus安装目录的bin文件夹下）；6.运行quartus II，点击tools菜单下的license setup，进行license关联，检查license是否安装正确，如图2-2所示。至此，你的quartus II已经可以正常使用了。License安装正确后的系统信息License的默认关联路径，也可自行关联图2-2 license setup 界面License的默认关联路径，可自行关联第3章 Quartus II 2.1的使用3.1 图形用户界面Quartus II的图形用户界面可分为四个部分：工具栏、文件管理器、编辑区及调试信息区，如下图3-1所示：工具栏文件管理器编辑区调试信息图3-1 Quartus II的图形用户界面3.2 设计模式Quartus II共分三种设计模式：Compile Mode（编译模式）、Simulate Mode（仿真模式）、Software Mode（软件模式）。图3-2表示了主界面上三种模式的指示图标。在不同的操作步骤中，使用不同的设计模式。Software Mode（软件模式）Compile Mode（编译模式）Simulate Mode（仿真模式）图3-2 三种模式的指示图标3.3 设计步骤1.新建项目首先新建一个项目来管理所要新建的各种文件，方法是：在Quartus 环境下，打开菜单File，选择子菜单New Project Wizard后，打开如下图3-3所示窗口，按照向导窗口的提示，创建新项目。图3-3 新建项目窗口1点击图3-3中的“Next”按钮，在下图3-4所示窗口中输入有关的路径名和项目名称后，按下“Finish”按钮，即可完成新建项目的工作。新项目的保存路径新项目的名称新项目中顶层模块的名称注意：该名称应与新项目的名称一致图3-4 新建项目窗口23.3 原理图设计与编译原理图的设计与编译在Compile Mode（编译模式）下进行。3.3.1 新建原理图文件打开File菜单，选择New，出现如下图3-5所示 “新建”窗口。图3-5 新建窗口在图3-5 所示的“Device Design Files”标签中，选择“Block Diagram/Schematic File”项，按下“OK”按钮即可打开原理图编辑器(如图3-6所示)，进行原理图的设计与编辑。Block & Symbol Editors图3-6 原理图编辑器选择“Block & Symbol Editors”中的不同器件(如图3-7所示)，在编辑区中就可完成原理图的设计编辑。元器件翻转工具元器件单线连接线总线连接线文本工具图3-7 Block & Symbol Editors添加元器件可点击“Block & Symbol Editors”中元器件符号，或在编辑区的空白处双击鼠标左键，出现“Symbol”对话框，在“Libraries”中选择所需元器件，或直接在“Name”文本框中输入元器件名称，如74138（3-8译码器），点击“OK”按钮，将元器件拖放到编辑区中。图3-8 Symbol对话框按照设计需要，使用“单线连接线”或“总线连接线”将各器件的引脚连接起来。总线的命名采用数组形式，如out7.0，与总线相连的引脚也采用相同的数组形式命名；若需从总线中引出单线时，须指出各单线对应的总线位号（双击线条即可命名）。(如图3-9所示)两根连接线，若名称相同，亦表示两线为连通状态。(如图3-10所示)图3-9 连线示意图1图3-10 连线示意图2选择某一元器件，点击“元器件翻转工具”按钮，即可改变元器件引脚顺序及摆放方向(如图3-11所示)。 图3-11元器件翻转工具使用效果3.3.2 编译原理图原理图设计完成后，在编译模式下，点击“”按钮进行编译，编译无误将弹出编译成功对话框；编译如有错误，请根据“调试信息”框中的错误提示修改原理图，直至编译通过。生成成功后将弹出成功对话框。(如图3-12所示) 图3-12 编译模式按钮及编译成功对话框3.3.3 生成自定义芯片原理图编译通过后，可根据用户需要，设计生成自定义芯片。打开“Tools”菜单，选择“Creat Symbol For Current File”菜单项(如图3-13所示)，就可生成自己定义的芯片，芯片的名称就是编译通过的原理图的名称。用户即可在“Symbol”对话框“Libraries”文本框的“Project”菜单下找到自己设计的芯片(如图3-14所示)。图3-13 自定义芯片生成菜单项图3-14 自定义芯片选择界面3.3.4 存储器初始化当设计中使用到存储器（RAM或ROM）时，一般需对存储器进行初始化设置，方法如下：1打开“新建”窗口(如图3-15)，新建存储器初始化文件。在“Other Files”标签中选择“Memory Initialization File”，按下“OK”按钮；图3-15 存储器初始化文件新建对话框2设置存储器的存储单元个数和字长（每个单元保存二进制的位数），设置完成后，按下“OK”按钮(如图3-16)；图3-16 存储器容量及字长设定对话框3存储单元初始化在存储器初始化文件中，对各个存储单元进行初始化，存储单元保存内容默认为无符号十进制数。存储单元地址由横坐标和纵坐标组成，纵坐标为每行的起始地址，横坐标为每个存储单元对于起始地址的偏移量，坐标默认采用十进制表示(如图3-17)。图3-17 存储器内容我们也可以改变存储单元及其地址的默认进制，在坐标处单击鼠标右键进行设置(如图3-18)；图3-18 存储单元内容及地址进制值设定对话框对存储器初始化完成后，以后缀名.mif保存初始化文件。4存储器元件与存储器初始化文件的关联在原理设计图中添加存储器芯片，弹出存储器设置对话框，对存储器进行相关设置后，就可完成存储器与存储器初始化文件的关联。添加存储器芯片的步骤如下：在“Symbol”对话框(如图3-19)的“Libraries”“megafunctions”“storage”中根据需要选择所需存储器芯片。图3-19 Symbol对话框对存储器的设置的步骤如下：（1）指定存储器芯片名称如图3-20所示，可在对话框的名字文本框中输入或选择存储器芯片的名称。图3-20 存储器芯片名称指定界面（2）设置存储器字长与容量点击图3-20所示界面上的“Next”按钮，就可进入设置存储器芯片的输出数据线宽度和存储器的地址线宽度界面（如图3-21所示）。（3）设置存储器芯片端口在图3-21界面上，点击“Next”按钮，就进入设置存储器芯片的端口的界面（如图3-22所示），确定是否需要输入、输出时钟信号；（4）设定存储器芯片与存储器初始化文件相关联在图3-22界面上，点击“Next”按钮，就进入，将存储器芯片和存储器初始化文件进行关联（如图3-23所示）后，点击“Next”按钮，进入完成设置界面。在该界面下，按“Finish”按钮完成存储器设置。最后，在原理图的适当位置，放置设置好的存储器芯片，就完成了存储器的设计。图3-21 存储器字长与容量的设定界面图3-22 存储器芯片端口设定界面图3-23 存储器芯片与初始化文件关联界面3.4 创建向量波形文件当原理图编译完成后，需要新建波形文件，以便利用波形文件对前面完成的设计进行仿真分析。本过程需要在Simulate Mode（仿真模式）下进行。打开“新建”窗口，在“Other Files”标签中选择“Vector waveform File”（如图3-24所示），按下“OK”按钮，即可新建一个波形文件。图3-24 波形文件新建界面波形文件编辑界面如下图3-25所示，分为两个区域，左侧为节点编辑区，右侧为波形仿真区；图3-25 波形文件新建界面在左侧节点编辑区的空白处双击鼠标左键，弹出“节点/总线插入”对话框（如图3-26所示），添加输入、输出节点；图3-26 节点/总线插入界面点击图3-26中的“Node Finder”按钮，将弹出“Node Finder”窗口，如图3-27所示。在该界面“Filter”下拉菜单中选择“Pins：all”，点击“Start”按钮后，在窗口的左半边的“Node Finder”列表框中，将显示原理图中所有的输入、输出节点，可从中选择你所需要的节点，添加到右侧的“Selected Nodes”列表框中（如图3-28所示）。被选中的节点信号将作为波形文件的输入输出信号。点击“OK”按钮，即可回到波形文件编辑界面（如图3-29所示）。接下来，可在波形文件编辑界面右侧的波形仿真区中，按周期设置输入节点信号的初始值（周期长度可在菜单TimeGrid Size中设置，如图3-30所示）。设置初值的方法是：按住鼠标左键，选中某节点信号的某个周期，从“波形编辑器”中选择适当的值，即可完成初始值的设定，如图3-31所示。设定完毕，就可以单击运行仿真按钮（如图3-33所示）进行波形仿真，分析输入输出波形了。仿真的结果如图3-32所示。图3-27 “Node Finder”窗口界面图3-28 “Selected Nodes”窗口界面图3-29 波形文件编辑界面 图3-30 波形文件周期长度的设定界面波形编辑器图3-31 波形文件输入节点信号初始值的设定界面图3-32 波形仿真结果界面 由于仿真时默认采用Timing（时序）模式，因此输出波形中会出现延时或毛刺现象。要解决这个问题，可以在菜单ProcessingSimulator Settings中将mode改为Functional（功能）模式（如图3-34所示），重新仿真即可。修改模式后，仿真结果如图3-35所示，延时和毛刺现象消失。图3-33 波形仿真参数设置界面图3-34 波形仿真模式设置界面 图3-35 “Functional”模式下波形仿真结果界面第4章 设计结果下载4.1 安装下载电缆驱动程序在WIN2000和WINXP平台下安装使用ByteBlaster MV并口下载电缆需要安装驱动程序，过程如下：一、WIN2000平台1）在控制面板中选择“添加/删除硬件”2）选择“添加/排除设备故障”，下一步3）选择“添加新设备”，下一步4）选择“否，从列表中选择硬件”5）选择“声音、视频和游戏控制器”，下一步6）选择“从磁盘安装”，下一步7）在MaxPlus2-Drivers-Win2000下选择inf文件8）选择“Altera ByteBlaster”，按下“下一步”开始安装，安装完毕，需要重新启动电脑才能使新设备生效。二、WINXP平台先切换到如下经典视图（不切换可能界面和下面有点区别，但同样可以安装）1）在控制面板中选择“添加硬件”2）选择“添加硬件向导”，下一步3）选择“是，硬件已连接好”，下一步4）选择“添加新的硬件设备”5）选择“安装我手动从列表中选择的硬件”6）选择“声音、视频和游戏控制器”，下一步7）选择“从磁盘安装”，下一步8）在MaxPlus2-Drivers-Win2000下选择inf文件。9）在如下对话框中选择“Altera ByteBlaster”，按下“下一步“开始安装。安装完毕，需要重新启动电脑才能使新设备生效。如果已经安装过驱动并已生效，不需要再安装。4.2 器件的选择与引脚的锁定与下载一、器件的选择在管理窗口中选择Processing/Compiler Settings，点击Chips Dvices，这时弹出如下窗口(本实验箱按图中进行选择)二、引脚的锁定在管理窗口中选择Processing/Compiler Settings点击Chips Dvices后再点击Assign Pins根据设计的节点与引脚号进行锁定即可，见下图（引脚号在下一章给出）。添加节点到列表查找节点名或类型引脚号节点节点的添加与查找通过Node Finder框进行，如下图所示。1列出所有的节点3将节点送入选中区4确认返回2选择节点三、在管理窗口中选择Processing/Open Programmer选择下载端口，这里使用的是打印口，如下图。按下图所示进行下载编程。选择配置模式添加配置文件开始编程下载进度比例指示4.3 实验箱的设置与I/O引脚一主要功能概述 1、 该开发器件采用业界先进的PLD器件Altera EP20K100,该器件可提供100,000GATES4,160LE53,248RAM bits 2、 可访问APEX Signal Tap 内嵌逻辑分析仪 3、 内嵌单片机仿真器功能 4、 提供PCI接口完全符合机械和电气规范设计 5、 提供USB接口包括支持USB device 功能和USB host功能 6、 完备的存储资源4片32KB SRAM 15ns ,2片 512KB4MbitFLASHROM 70ns 7、 提供PS/2接口能同时支持鼠标和键盘 8、 VGA接口8色 9、 122*32点阵式液晶显示 10、 IrDA接口 11、 蜂鸣器,8个LED,24个按键 12、 支持EPC2配置器件和ByterBlasterMV通信电缆进行在线配置 二.结构 下图是整个开发板的概貌以及各功能模块在Demo Board上所处的位置您可以对照实物熟悉一下各相关部分。三. 功能结构图 四. 跳线图 注意：1、跳线描述上图是你买回Demo Board时默认的跳线位置。只有在你有绝对把握时你才可以改变板上的跳线位置否则可能产生意想不到的后果。 2、跳线说明如下图所示。 五 各部分功能模块引脚索引 A. RS232 RS232 PIN描述 20K PIN RS232 PIN 描述 20K PIN RS232 PIN 描述 20K PIN 1 GND - 4 RX 231 7 CTS 234 2 DIR 233 5 CD 227 8 RTS 228 3 TX 230 6 R1 232 9 NC - B. PLD配置 方式 DIP开关设置 描述 JTAG/PS JTAG EPC2 10000000 对EPC2器件编程 JTAG JTAG EPC2 APEX 01100000 对EPC2 APEX通过JTAG链编程,其中EPC2为device0,APEX为device1 JTAG JTAG EPC2 APEX PCI 01011110 对EPC2 APEX PCI通过JTAG链编程其中EPC2为device0APEX为device1PCI为device2 JTAG PS 00000000 通过PS模式来配置20K PS CONFIG WITH EPC2 00000001 通过EPC2来配置20K 无 D. CLK 描述 20k Pin High 33M 31 low 25M 151 32K154 E. PS2 PS2引脚 描述 20KPIN 1 1 DATA 167 5 CLK 168 2 1 DATA 169 5 CLK 170 C. VGA VGA引脚 描述 20KPIN 1 GREEN 175 2 BLUE 174 3 RED 173 13 VSYN 171 14 HSYN 172 F. IrDA 接脚 描述 20K PIN 1 TXD 163 2 RXD 166 G. FLASH FLASH脚 功能描述 20K PIN FLASH脚 功能描述 20K PIN FLASH脚 功能描述 20K PIN 1 A11 117 12 A12 104 23 Q2 128 2 A9 115 13 A7 103 24 VSS - 3 A8 113 14 A6 102 25 Q3 126 4 A13 112 15 A5 101 26 Q4 125 5 A14 111 16 A4 100 27 Q5 124 6 A17 110 17 A3 136 28 Q6 123 7 WE# 107 18 A2 134 29 Q7 121 8 VDD - 19 A1 133 30 CE# 99 119 9 A18 109 20 A0 131 10 A16 106 21 Q0 130 31 A10 118 11 A15 105 22 Q1 129 32 OE 116 H. SRAM SRAM脚 功能描述 20K PIN SRAM脚 功能描述 20K PIN SRAM脚 功能描述 20K PIN 1 A14 52 11 D0 25 21 A10 43 2 A12 51 12 D1 35 22 OE# 59 3 A7 50 13 D2 36 23 A11 58 4 A6 49 14 GND - 24 A9 57 5 A5 48 15 D3 37 25 A8 55 6 A4 47 16 D4 38 26 A13 54 7 A3 46 17 D5 39 27 WE# 53 8 A2 22 18 D6 40 28 VCC - 9 A1 23 19 D7 41 10 A0 24 20 CE# 44,21,20,18 I 8052 8052脚功能描述 20K PIN 8052脚 功能描述 20K PIN 8052脚 功能描述 20K PIN 1 P10 224 15 T1 186 29 PSEN 192 2 P11 223 16 WR# 184 30 ALE/P# 194 3 P12 221 17 RD# 182 31 VP/EP# - 4 P13 219 18 X2 - 32 P7 197 5 P14 216 19 X1 - 33 P6 198 6 P15 207 20 GND - 34 P5 201 7 P16 202 21 P20 176 35 P4 203 8 P17 200 22 P21 178 36 P3 215 9 RESET - 23 P22 180 37 P2 217 10 RXD 196 24 P23 181 38 P1 220 11 TXD 195 25 P24 183 39 P0 222 12 INT0 193 26 P25 185 40 VCC - 13 INT1 191 27 P26 187 14 T0 189 28 P27 190 J. PCI PCI脚 引脚描述 20K PIN PCI脚 引脚描述 20K PIN PCI脚 引脚描述 20K PIN A1 TRST# - A43 PAR 83 B23 AD27 118 A2 +12V - A44 AD15 81 B24 AD25 117 A3 TMS - A45 +3.3V - B25 +3.3V - A4 TD1 - A46 AD13 79 B26 C/BE3# 114 A5 +5V - A47 AD11 75 B27 AD23 112 A6 INTA# 136 A48 GND - B28 GND - A7 INTC# 134 A49 AD09 74 B29 AD21 110 A8 +5V - A50 GND - B30 AD19 109 A9 - - A51 GND - B31 +3.3V - A10 +3.3V - A52 C/BEO# 73 B32 AD17 105 A11 - - A53 +3.3V - B33 C/BE2# 103 A14 - - A54 AD06 70 B34 GND - A15 RST# 128 A55 AD04 68 B35 IRDY# 101 A16 +3.3V - A56 GND - B36 +3.3V - A17 GNT# 126 A57 AD02 65 B37 DEVSEL# 99 A18 GND - A58 AD00 63 B38 GND - A19 - - A59 +3.3V - B39 LOCK# 96 A20 AD30 123 A60 REQ64# 61 B40 PERR# 95 A21 +3.3V - A61 +5V - B41 +3.3V - A22 AD28 119 A62 +5V - B42 SERR# 85 A23 AD26 116 B1 -12V - B43 +3.3V - A24 GND - B2 TCK - B44 C/BE1# 82 A25 AD24 115 B3 GND - B45 AD14 80 A26 IDSEL 113 B4 TDO - B46 GND - A27 +3.3V - B5 +5V - B47 AD12 77 A28 AD22 111 B6 +5V - B48 AD10 76 A29 AD20 107 B7 INTB# 133 B49 M66EN - A30 GND - B8 INTD# 131 B50 GND - A31 AD18 106 B9 PRSNT1# 130 B51 GND - A32 AD16 104 B10 - - B52 AD08 72 A33 +3.3V - B11 PRSNT2# 129 B53 AD07 71 A34 FRAME# 102 B14 - - B54 +3.3V - A35 GND - B15 GND - B55 AD05 69 A36 TRDY# 100 B16 CLK 139 B56 AD03 66 A37 GND - B17 GND - B57 GND - A38 STOP# 98 B18 REQ# 125 B58 AD01 64 A39 +3.3V -