北航95-02数字电路与计算机组成原理考研试题.pdf

北京航空航天大学数字电路与计算机组成原理试题北京航空航天大学数字电路与计算机组成原理试题 2001200120012001 年年 一 一 3 3 3 3 4 4 4 4 3 3 3 3 1 1 1 1 用卡诺图化简下列逻辑函数 用卡诺图化简下列逻辑函数 FBCDABCDABCD 其约束条件为 其约束条件为 C C C C D D D D 1 1 1 1 2 2 2 2 一个一个 3 83 83 83 8 译码器构成的逻辑电路如图译码器构成的逻辑电路如图 1 1 1 1 所示 写出逻辑函所示 写出逻辑函数数 F F F F1 1 1 1 F F F F2 2 2 2的表达式 的表达式 图图 1 1 1 1 3 3 3 3 试分析图试分析图 2 2 2 2 所示电路的逻辑功能 并与基本所示电路的逻辑功能 并与基本 RSRSRSRS 触发器的逻触发器的逻 辑功能进行比较 辑功能进行比较 图图 2 2 2 2 二 二 10 10 10 10 分析图分析图 3 3 3 3 所示的异步时序电路 所示的异步时序电路 1 1 1 1 作出状态转移表 作出状态转移表 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 3 8 译码器 A0A1A2 F1F2 ABC R S CP Q Q 2 2 2 2 说明电路完成的功能 说明电路完成的功能 图图 3 3 3 3 三 三 10 10 10 10 投币式复印机有一个输入口投币式复印机有一个输入口X X X X接受接受 0 10 10 10 1 元的硬币 有三个按元的硬币 有三个按钮钮 A A A A B B B B C C C C控制复印的尺寸控制复印的尺寸 复印不同的尺寸应投入不同数量的硬币复印不同的尺寸应投入不同数量的硬币 B5B5B5B5 为为 0 30 30 30 3 元 元 A4A4A4A4 为为 0 40 40 40 4 元 元 A3A3A3A3 为为 0 50 50 50 5 元 分别由相应的输出元 分别由相应的输出Y Y Y Y1 1 1 1 Y Y Y Y2 2 2 2 Y Y Y Y3 3 3 3控制复印机的复印尺寸 请用控制复印机的复印尺寸 请用D D D D触发器实现该电路 触发器实现该电路 四 四 2 2 2 2 x5 x5 x5 x5 1 1 1 1 决定指令执行顺序的寄存器是决定指令执行顺序的寄存器是 而记录指 而记录指 令执行结构的状态的寄存器令执行结构的状态的寄存器 2 2 2 2 由由 16K16K16K16K 4 4 4 4 的的 SDRAMSDRAMSDRAMSDRAM 芯片组成的芯片组成的 RAMRAMRAMRAM 其刷新地址计数器其刷新地址计数器 为为 位 位 3 3 3 3 由由 5 5 5 5 个个 9GB9GB9GB9GB 的硬盘组成一个的硬盘组成一个 RAID5RAID5RAID5RAID5 其有效的存储容量为 其有效的存储容量为 4 4 4 4 补码乘法的基本等式是 补码乘法的基本等式是 A A A A B B B B 补 补 5 5 5 5 构造一个具有构造一个具有 14141414 位地址和位地址和 8 8 8 8 位字长的存储器 需要位字长的存储器 需要 个个 1K1K1K1K 1 1 1 1 的存储芯片 的存储芯片 五 简单回答题五 简单回答题 5 5 5 5 x4 x4 x4 x4 1 1 1 1 画出控制器的一般结构框图画出控制器的一般结构框图 并结合指令的执行过程阐述并结合指令的执行过程阐述 各部件的作用 各部件的作用 X2 X1Z 2 2 2 2 总线的同步控制和异步控制有何区别 比较它们的优缺点 总线的同步控制和异步控制有何区别 比较它们的优缺点 3 3 3 3 简述简述 DMADMADMADMA 接口的基本组成 接口的基本组成 4 4 4 4 一台磁盘机一台磁盘机 知其有知其有 10101010 个盘面个盘面 100100100100 个柱面个柱面 总容量为总容量为 3200320032003200K K K K 字节 磁盘旋转一周的时间为字节 磁盘旋转一周的时间为 25ms25ms25ms25ms 每个磁道分 每个磁道分 4 4 4 4 个区 区与区个区 区与区 之间有一个间隙之间有一个间隙 磁头通过每个间隙需要磁头通过每个间隙需要 1 25ms1 25ms1 25ms1 25ms 请计算该磁盘机请计算该磁盘机 的数据传输率 的数据传输率 六 六 15 15 15 15 某计算机系统主存大小为某计算机系统主存大小为 32K32K32K32K字 高速缓存大小为字 高速缓存大小为 4K4K4K4K 字字 采采 用列用列 组组 相联地址映射方式相联地址映射方式 每列含每列含 4 4 4 4 块块 每块大小每块大小 64646464 个字个字 假定假定 高速缓存开始为空 高速缓存开始为空 CPUCPUCPUCPU 从主存地址单元从主存地址单元 0 0 0 0 开始按顺序依次读开始按顺序依次读取取 4352435243524352 个字 重复次过程共个字 重复次过程共 10101010 次 若高速缓存的速度是主存的次 若高速缓存的速度是主存的 1 1 1 10 0 0 0 倍 且采用倍 且采用 LRULRULRULRU 替换算法 替换算法 七 七 10 10 10 10 某机内存某机内存 64KB64KB64KB64KB CPUCPUCPUCPU 内部有内部有 8 8 8 8 个个 16161616 位通用寄存器位通用寄存器 其中其中 4 4 4 4 个个 又可以当成又可以当成 8 8 8 8 个个 8 8 8 8 位通用寄存器位通用寄存器 该机指令系统有 该机指令系统有 64646464 条指令条指令 全全 部为地址指令部为地址指令 且必有一个操作数在寄存器中且必有一个操作数在寄存器中 指令采用下列寻址指令采用下列寻址 方式 方式 1 1 1 1 寄存器直接寻址寄存器直接寻址 2 2 2 2 寄存器间接寻址寄存器间接寻址 用用 16161616 位寄存器位寄存器 3 3 3 3 存储器直接寻址存储器直接寻址 4 4 4 4 变址寻址变址寻址 用任意用任意 16161616位寄存器做变址寄存器 位移量位寄存器做变址寄存器 位移量 16161616 位位 要求 要求 1 1 1 1 设计适合该计算机的指令格式 并画出各种类型的指令格式设计适合该计算机的指令格式 并画出各种类型的指令格式 示意图 示意图 2 2 2 2 写出各种寻址方式计算有效地址的表达式 写出各种寻址方式计算有效地址的表达式 八 八 15 15 15 15 余余 3 3 3 3 码十进制加法运算的基本规则是 两个十进数的余码十进制加法运算的基本规则是 两个十进数的余 3 3 3 3 码相码相 加加 当本位和产生进位时当本位和产生进位时 其本位和应做加其本位和应做加 3 3 3 3 修正修正 当本位和不产当本位和不产 生进位时生进位时 其本位和应做减其本位和应做减 3 3 3 3 修正修正 请设计一个完成两个一位十进请设计一个完成两个一位十进 制数余制数余 3 3 3 3 码加法运算的运算部件码加法运算的运算部件 假定两个一位十进制数的余假定两个一位十进制数的余 3 3 3 3 码码 已分别存放在寄存器已分别存放在寄存器 R R R R0 0 0 0和和 R R R R1 1 1 1中 常数中 常数 3 3 3 3 也存放在寄存器也存放在寄存器 R R R R2 2 2 2中 中 和的个位存放到寄存器和的个位存放到寄存器 R R R R3 3 3 3中 和的十位舍弃不管 寄存器均为中 和的十位舍弃不管 寄存器均为 4 4 4 4 位 要求 位 要求 1 1 1 1 画出该运算部件的逻辑框图画出该运算部件的逻辑框图 并定义个数据通路上的微操并定义个数据通路上的微操 作 作 2 2 2 2 设计一个微程序控制其控制该运算部件完成上述余设计一个微程序控制其控制该运算部件完成上述余 3 3 3 3 码码 加法运算加法运算 写出运算微操作流程 定义微指令格式 写出写出运算微操作流程 定义微指令格式 写出 微程序编码微程序编码 北京航空航天大学数字电路与计算机组成原理试题北京航空航天大学数字电路与计算机组成原理试题 2002200220022002 年年 一 填空题一 填空题 2 2 2 2 x5 x5 x5 x5 1 1 1 1 数字信号有数字信号有 和和 两种形式 两种形式 2 2 2 2 逻辑代数有逻辑代数有 和和 三种基本运算三种基本运算 3 TTL3 TTL3 TTL3 TTL 三态门的三种可能输出状态是三态门的三种可能输出状态是 和和 4 4 4 4 设计多输出组合电路时 只有充分考虑设计多输出组合电路时 只有充分考虑 才能使电路达 才能使电路达 到最简 到最简 5 Mealy5 Mealy5 Mealy5 Mealy 型时序逻辑电路的输出是型时序逻辑电路的输出是 的函数 的函数 MooreMooreMooreMoore 形式形式 需逻辑电路的输出是需逻辑电路的输出是 的函数 的函数 二 判断改错题二 判断改错题 2 2 2 2 x3 x3 x3 x3 判断下列各题的正误 正确的在括号内记判断下列各题的正误 正确的在括号内记 错误的在括号 错误的在括号 内记内记 并改正 并改正 1 1 1 1 基本基本 R SR SR SR S 触发器的次态方程是触发器的次态方程是 Q Q Q Q n 1 n 1 n 1 n 1 S RQ S RQ S RQ S RQ 约束方程是约束方程是 R S 1R S 1R S 1R S 1 2 2 2 2 同步逻辑电路设计中 状态编码采用相邻编码是为了消除电路中同步逻辑电路设计中 状态编码采用相邻编码是为了消除电路中 的竞争 的竞争 3 3 3 3 电平异步时序电路不允许两个或两个以上的输入同时为电平异步时序电路不允许两个或两个以上的输入同时为 1 1 1 1 三 三 8 8 8 8 分析并化简题三图所示电路分析并化简题三图所示电路 说明该电路功能说明该电路功能 并改用并改用 D D D D 触发触发 器作为存储元件 实现其功能 器作为存储元件 实现其功能 1 C2T2C1T1 目的操作数 源操作数目的操作数 源操作数 目的单元目的单元 目的操作数目的操作数 200 R0 200 R0 200 R0 200 R0 为变址寻址 源操作数为变址寻址 源操作数 R1R1R1R1 为寄存器直接寻址 为寄存器直接寻址 写出执行该指令的微操作流程 并详细安排该指令的执行时序 写出执行该指令的微操作流程 并详细安排该指令的执行时序 本题 本题 10101010 分 分 某机字长为某机字长为 16161616 位 内存容量位 内存容量 64KB64KB64KB64KB 8 8 8 8 个个 16161616 位通用寄存器位通用寄存器 R0 R7 R0 R7 R0 R7 R0 R7 指令系统基本要求是 指令系统基本要求是 四种基本寻址方式四种基本寻址方式 立即寻址立即寻址 寄存器直寄存器直 接寻址 寄存器间接寻址 变址寻址 接寻址 寄存器间接寻址 变址寻址 16161616 条双操作数指令 其中必有一操作数条双操作数指令 其中必有一操作数 是寄存器直接寻址是寄存器直接寻址 64646464 条单操作数指令条单操作数指令 操作数可能是字节操作数操作数可能是字节操作数 也可能是字操作数 也可能是字操作数 4 4 4 4 条无操作数指令 条无操作数指令 请给出该机指令系统的详细设计方案 定义指令长度 定义各字段的请给出该机指令系统的详细设计方案 定义指令长度 定义各字段的 含义 并给出编码范围 含义 并给出编码范围 本题 本题 15151515 分 分 余余 3 3 3 3 码十进制加法运算的基本规则是 两个十进制数的余码十进制加法运算的基本规则是 两个十进制数的余 3 3 3 3 码相加 码相加 当本位和产生进位时 其本位和应做加当本位和产生进位时 其本位和应做加 3 3 3 3 修正 当本位和不产生进位修正 当本位和不产生进位 时 其本位和应做减时 其本位和应做减 3 3 3 3 修正 请设计一个完成两个一位十进制数余修正 请设计一个完成两个一位十进制数余 3 3 3 3 码加法运算的运算部件 假定两个一位十进制数的余码加法运算的运算部件 假定两个一位十进制数的余 3 3 3 3码已分别存放码已分别存放 在寄存器在寄存器 R0R0R0R0 和和 R1R1R1R1 中 常数中 常数 3 3 3 3 也存放在寄存器也存放在寄存器 R2R2R2R2 中 和的个位存放中 和的个位存放 到寄存器到寄存器 R3R3R3R3 中 和的十位舍弃不管 寄存器均为中 和的十位舍弃不管 寄存器均为 4 4 4 4 位 要求 位 要求 1 1 1 1 画出该运算部件的逻辑框图 并定义各数据通路上的微操作 画出该运算部件的逻辑框图 并定义各数据通路上的微操作 2 2 2 2 设计一个微程序控制器控制该运算部件完成上述余设计一个微程序控制器控制该运算部件完成上述余 3 3 3 3 码加法运算码加法运算 写出运算微操作流程 定义微指令格式 写出微程序编码 写出运算微操作流程 定义微指令格式 写出微程序编码 9696 计算机组成原理期终考试试题计算机组成原理期终考试试题 360601 360604 填空 本题填空 本题 15151515 分 每空各分 每空各 1 1 1 1 分 分 1 1 1 1 浮点数的加减法的基本运算过程是 和 2 2 2 2 页式虚拟存储管理中 帧页表用来记录 3 3 3 3 从普遍意义上讲 一条微指令应该包含 和 三个字段 4 4 4 4 通道地址字是用来记录 5 5 5 5 总线的控制方式分为 和 三种 6 6 6 6 条件转移指令所依据的条件来自 寄存 器 7 7 7 7 CPU 响应中断时需要保存当前现场 这里现场指的是 和 的内容 它们被保存到 中 简要回答下列各题 本题共简要回答下列各题 本题共 25252525 分 每小题分 每小题 5 5 5 5 分 分 1 1 1 1 简述指令系统设计时需要考虑的基本要素 2 2 2 2 INCB R5 是一条自减型寻址方式字节操作数指令 其寻 址过程是先 R5 R5 1 然后计算 EA R5 指令操作是加 1操作 若指令执行前16位寄存器R5的内容为 R5 010046 内 存 以 下 字 地 址 单 元 的 内 容 为 010044 100000 010046 010000 指令执行后 寄存器和内存单元的内容 有何变化 本小题中所有数据均为八进制数据本小题中所有数据均为八进制数据本小题中所有数据均为八进制数据本小题中所有数据均为八进制数据 3 3 3 3 简述 DMA 输入输出方式的基本工作过程 4 4 4 4 已知一磁盘机共有 10 个盘面 每面 80 道 每道 8 个扇区 每个扇区 512 Bytes 该磁盘机的容量为多少 该盘转速 为 7200 转 分 则该磁盘通道的最大数据传输率为多少 5 5 5 5 给出异步通信方式中非互锁和全互锁两种方式的握手信号 时序图 并给予必要说明 三 三 本题本题 1515 分分 一位比较法 也称一位也称一位也称一位也称一位 BOOTHBOOTHBOOTHBOOTH法法法法 是常用的定点补码乘法算法 请 1 1 1 1 推导该算法 2 2 2 2 题三图是一未完成的实现该算法的逻辑框图 请完成该图 直接在图上修改直接在图上修改直接在图上修改直接在图上修改 并给出微操作 P0 至 P5 的定义 表示表示表示表示 方法如 方法如 方法如 方法如 P P P P A A A A B B B B n 1Bit Add Mn 1M0 An 1A0Qn 1Q0 An Multiplicand Multiplier Shift right Q 1 Cin Control Signal Gen DEC Counter Tx P1 P2 P3 P4 P0 P4 P5 P5 题三图 四 四 本题 本题 15151515 分 分 4K 4 的动态 RAM 芯片结构如题四图 在下一页在下一页在下一页在下一页 要设计一 个 32K 8 的按字节单元编址的存储器 1 需多少芯片 1 画出存储器扩展框图 考虑刷新问题考虑刷新问题考虑刷新问题考虑刷新问题 2 该存储器的刷新地址计数器应为多少位 4Kx44Kx44Kx44Kx4 A0 A5 RAS CAS RW D0 D3 题四图 五 五 本题 本题 10101010 分 分 某机主存容量 1MB 两路列相联方式 每列仅有两块每列仅有两块每列仅有两块每列仅有两块 的 CACHE 容量为 64KB 每个数据块为 256 字节 CPU 要顺序访问地址为 20124H 58100H 60140H 和 60138H 等四个内存单元中的 数 已知访问开始前第 2 列 列地址为列地址为列地址为列地址为 1 1 1 1 的地址阵列内容如下 表 CACHE 采用 LRU 替换策略 000100 二进制二进制二进制二进制 101011 二进制二进制二进制二进制 1 说明 CACHE 的结构 即分多少组 组内分多少块即分多少组 组内分多少块即分多少组 组内分多少块即分多少组 组内分多少块 给出 主存及 CACHE 的地址格式 2 上述四个数能否从 CACHE 中读取 若能 给出实际访问的 CACHE 地址 第四个数访问结束时上表 地址阵列地址阵列地址阵列地址阵列 内容如 何变化 六 六 本题 本题 10101010 分 分 某机字长为 16 位 采用 16 位定长指令格式 结构如题六图所 示 控制方式采用混合控制方式 每个 CPU 周期包含 4 个节拍 指令 INCINCINCINC200 R1 200 R1 200 R1 200 R1 加加加加 1 1 1 1 指令 基址寻址方式 指令 基址寻址方式 指令 基址寻址方式 指令 基址寻址方式 R1R1R1R1 为基址寄为基址寄为基址寄为基址寄 存器 存器 存器 存器 写出执行该指令的详细微操作流程 该指令执行共需多少个 CPU 周期 ALU AB GR AC 微操作信号 发生器 ID IR PCMBR 存储器 MAR 微操作控制信号 总线 AC 累加器 ALU 算术逻辑运算单元 A B 缓冲器 GR 通用寄存器 IR 指令寄存器 ID 指令译码器 PC 程序计数器 MAR 地址寄存器 MBR 数据寄存器 题六图 七 七 本题 本题 10101010 分 分 执行一条微指令所需的时间称为微指令周期 1 给出微指令串行执行和重叠执行两种执行方式的微指令周期 时序图 2 在重叠执行方式当遇到条件转移类型微指令时 如何解决下 一条微指令的取指问题 请给出两种解决方案 END 9797 计算机组成原理期终考试试题计算机组成原理期终考试试题 370601 370604 填空 本题填空 本题 1 1 1 10 0 0 0 分 每空各分 每空各 1 1 1 1 分 分 8 8 8 8 补码乘法的基本规则是 AB 补 9 9 9 9 4K 4 的动态 RAM 芯片 其内部刷新地址计数器应该是 位 10 10 10 10 总线的控制方式分为 和 三种 11 11 11 11 条件转移指令所依据的条件来自 寄存 器 12 12 12 12 浮点数的加减法的基本运算过程是 和 13 13 13 13 决定指令执行顺序的是 简答题 本题简答题 本题 30303030 分 共分 共 5 5 5 5 题 每小题 每小 题题 6 6 6 6 分 分 6 6 6 6 以 4 位加法器为例 推导出先行进位加法各位进位的表达 式 7 7 7 7 简要说明中断响应和中断处理的过程 8 8 8 8 已知一磁盘机共有 10 个盘面 每面 160 道 每道 16 个扇 区 每个扇区 512 Bytes 该磁盘机的容量为多少 该盘 转速为 7200 转 分 则该磁盘通道的最大数据传输率为多 少 9 9 9 9 一位比较法是常用的补码乘法算法 一个实现 16 位比较法 的乘法部件应该包含哪些逻辑部件 不必画逻辑图 只需指 出各逻辑部件的用途及其数据位数 10 10 10 10 某计算机的存贮系统是由 CACHE 主存和磁盘组成的虚拟存 贮系统 若一字在 CACHE 中 访问时间为 T1 CACHE 的命中 率为 P1 若字不在 CACHE 中 访问主存 这种情况下 访问 主存的概率为 P2 主存字访问周期为 T2 若字不在主存中 将其从磁盘装入主存需要时间 T3 求该存贮系统的平均存取 时间 三三 本题 本题 1 15 5 分 分 某机字长为 16 位 内存容量 64KB 8 个 16 位通用寄存器 R0 R7 指令系统基本要求是 所有指令均为双操作数指令 其中必有一操作数是寄存器直接 寻址 共 32 条 支持四种寻址方式 立即寻址 寄存器直接寻址 寄存器间接 寻址和变址寻址 立即