计算机组成原理历年试题练习.doc

填空题1、存储器容量为256K，若首地址为00000H，则末地址为 。2、若某奇偶校验码编码为010000100，则采用的校验方案是 。3、DRAM存储器行、列地址要分两次打入，为了实现行、列地址的区分，需要给存储芯片提供地址选通信号 和 。4、存储器容量的扩展有 、 和 三种方式。5、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是 。6、操作数有效地址出现在地址码位置的寻址方式称为 寻址。7、任何指令周期的第一步必定是 周期。8、当产生中断请求时，用程序方式有选择地封锁部分中断，而允许其余部分中断仍能得到响应，称为 。9、通常根据流水线使用级别的不同，可把流水线分成部件级、处理机级和系统级流水线，指令处理流水线属于 级。10、从计算机系统结构的发展和演变看，近代计算机采用以 作为全机中心的系统结构。11、十进制数 -54表示成补码形式为 （用1个符号位，7个数值位表示）。12、磁表面存储器是以 作为记录信息的载体，通过 对信息进行记录和读取。13、存储器间接寻址方式指令执行过程中，除取指外CPU还需要访问内存 次才能获得操作数。14、组成32M8位的存储器，需要1M4位的存储芯片 片。15、微指令格式分为 型微指令和 型微指令，其中，前者的并行操作能力比后者强。16、在CPU中，存放后继指令地址的寄存器是 。17、若X的原码为01000011，其补码为 ，其移码为 。18、总线的仲裁方式有 和 两种。19、引起中断的设备或事件称为 。20、虚拟存储器指的是_层次，它给用户提供了一个比实际_空间大得多的_空间. 21、运算器的两个主要功能是：_，_。22、计算机硬件由_、_、存储器、输入设备和输出设备五大部件组成。23、奇偶校验法只能发现_数个错，不能检查无错或_数个错。24、八进制数37.4Q转换成二进制数为_。25、数x的真值-0.1011B，其原码表示为_。26、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_类指令，这类指令在指令格式中所表示的地址不是_的地址，而是_的地址。27、直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对_的控制，数据交换不经过CPU,而直接在内存和_之间进行。28、RISC的中文含义是_，CISC的中文含义是_。对于n+1位（包含一位符号位）的补码纯小数来说，它能表示的最小数据是 。29、控制器产生控制信号的方法有 与 ，其中需要有控制存储器支持的是 。30、为了解决计算机的主存与CPU速度的较大差距问题通常的解决办法是 。31、对十进制的数字13.625来说，用十六进制表示是 。32、对存储器按存储介质来分类可以分为 磁芯存储器、 、光盘存储器、 。33、现代的计算机一般是把原来称之为计算器和控制器的功能部件集成在一个芯片上，即我们通常称之为 的部件。34、一条指令实际上包括两种信息即 和 。选择题：1、运算器的主要功能是进行（ ）A、逻辑运算 B、算术运算 C、初等函数运算 D、算术与逻辑运算2、关于CPU主频、CPI、MIPS、MFLOPS说法正确的是（ ）A、CPU主频是指CPU系统执行指令的频率，CPI是执行一条指令平均使用的频率B、CPI是执行一条指令平均使用CPU时钟的个数，MIPS描述一条CPU指令执行频率C、MIPS是描述CPU执行指令的频率，MFLOPS是计算机系统的浮点数指令条数D、CPU主频指CPU系统使用的时钟脉冲频率，CPI是平均每条指令执行所需CPU时钟的个数3、若二进制数为10101.01，则相应的十进制数为（ ）A、18.25 B、21.25 C、21.05 D、18.054、当补码数据采用双符号位时，发生正溢的符号位特征为（ ）A、00 B、01 C、10 D、115、如果X为负数，由【X】补求【-X】补的方法为（ ）。A、【X】补各位值不变 B、【X】补符号位变反，其他位不变 C、【X】补除符号位外，其他位各位变反，末位加1 D、【X】补连同符号位一起各位变反，末位加16、下列说法中正确的是（ ）A、采用变形补码进行加/减运算可以避免溢出B、只有定点数运算才有可能产生溢出，浮点数运算不会产生溢出C、定点数和浮点数运算都有可能产生溢出D、两个正数相加时一定产生溢出7、磁盘存储器多用作（ ）A、主存 B、高速缓存 C、辅存 D、控存8、堆栈指针SP的内容是（ ）A、栈顶地址 B、栈底地址 C、栈顶内容 D、栈底内容9、在微程序控制中，机器指令和微指令的关系是（ ）A、每一条机器指令由一条微指令来解释执行B、每一条机器指令由一段微程序来解释执行C、一段机器指令组成的工作程序，可由一条微指令来解释执行D、一条微指令由若干条机器指令组成10、中央处理器指（ ）A、运算器B、控制器C、运算器与控制器 D、运算器、控制器与主存储器11、如果一个高速缓存系统中，主存的容量为12MB，cache的容量为400KB，则该存储系统的总容量为（ ）A、12MB+400KB B、12MBC、400KB D、12MB-400KB12、原码加减交替除法又称为不恢复余数法，因此（ ）。A、不存在恢复余数的操作B、当某一步运算不够减时，做恢复余数的操作C、仅当最后一步余数为负时，做恢复余数的操作D、当某一步余数为负时，做恢复余数的操作13、设X补=1.x1x2x3x4,当满足（ ）时，X -1/2成立。A、x1必须为1，x2x3x4至少有一个为1 B、x1必须为1，x2x3x4任意C、x1必须为0，x2x3x4至少有一个为1 D、x1必须为0，x2x3x4任意14、磁盘存储器的平均等待时间通常是指（ ）。A、磁盘转半周所需的时间 B、磁盘转2/3周所需的时间 C、磁盘转一周所需的时间 D、磁盘转1/3周所需的时间15、在CACHE存储器系统中，当程序正在执行时，由（ ）完成地址变换。A、程序员 B、硬件 C、软硬件共同 D、操作系统16、（ ）寻址方式对实现程序浮动提供了支持。A、变址寻址 B、相对寻址 C、间接寻址 D、寄存器间接寻址17、指令系统中采用不同寻址方式的目的主要是（ ）。A、可直接访问外存 B、提高扩展操作码并降低指令译码难度C、实现存储程序和程序扩展D、缩短指令长度，扩大寻址空间，提高编程灵活性18、在CPU中，暂存指令代码的寄存器是（ ）A、数据寄存器 B、通用寄存器 C、指令寄存器 D、程序计数器19、以下叙述中，正确的是（ ）A、同一个CPU周期中，可以并行执行的微操作叫相容性微操作B、同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C、同一个指令周期中，可以并行执行的微操作叫相斥性微操作D、同一个指令周期中，不可以并行执行的微操作叫相斥性微操作20、在计算机中，存放微指令的控制存储器隶属于（ ）。A、外存 B、高速缓存 C、内存 D、CPU21、某存储器容量为32K16位，则（ ）A、地址线为16根，数据线为32根B、地址线为32根，数据线为16根C、地址线为15根，数据线为16根D、地址线为15根，数据线为32根22、虚拟存储器管理方式常用的有段式、页式和段页式，它们在与主存交换信息时的单位以下描述正确的是（ ）A、段式采用“页” B、页式采用“块”C、段页式采用“段”和“页” D、段页式和页式都采用“页”23、ADD R0,R1加法指令按操作数的个数分属于（ ）指令A、无操作数 B、单操作数 C、双操作数 D、多操作数24、在微程序控制中，把操作控制信号编成（ ）A、微指令 B、微地址 C、程序 D、操作码25、指令译码器对（ ）进行译码A、整条指令 B、指令中的操作码字段 C、指令的地址 D、指令中的操作数字段26、寄存器间接寻址方式中，操作数处于（ ）中。A、通用寄存器 B、主存 C、程序计数器 D、堆栈27、CPU是指（ ）。A、运算器 B、控制器 C、运算器和控制器 D、运算器、控制器和主存28、若一台计算机的字长为2个字节，则表明该机器（ ）。A、能处理的数值最大为2位十进制数。 B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方29、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。A、基数 B、尾数 C、符号 D、阶码30、控制器的功能是（ ）。A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。31、虚拟存储器可以实现（ ）。A、提高主存储器的存取速度 B、扩大主存储器的存储空间，并能进行自动管理和调度 C、提高外存储器的存取周期 D、扩大外存储器的存储空间32、相联存储器是按（ ）进行查找的存储器。A、地址指定方式 B、堆栈指定方式 C、内容指定方式 D、地址指定方式与堆栈存储方式结合33、状态寄存器用来存放（ ）。A、算术运算结果 B、逻辑运算结果 C、运算类型 D、算术逻辑运算指令及测试指令的结果状态34、在机器数（ ）中，零的表示形式是唯一的。A、原码 B、补码 C、补码和移码 D、原码和反码35、计算机的存储器采用分级方式是为了（ ）。A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便 D、操作方便36、有关Cache的说法正确的是（ ）。A、只能在CPU以外 B、CPU内外都可以设置Cache C、只能在CPU以内 D、若存在Cache，CPU就不能再访问主存37、在定点二进制运算中，减法运算一般通过（ ）来实现。A、原码运算的二进制减法器 B、补码运算的二进制减法器C、补码运算的十进制加法器 D、补码运算的二进制加法器38、堆栈常用于（ ）。A、数据移位 B、程序转移 C、保护程序现场 D、输入、输出39、计算机系统的层次结构从内到外依次为（ ）。A、硬件系统、系统软件、应用软件 B、系统软件、硬件系统、应用软件C、系统软件、应用软件、硬件系统 D、应用软件、硬件系统、系统软件40、ADD R0,R1加法指令按操作数的个数分属于（ ）指令A、无操作数 B、单操作数 C、双操作数 D、多操作数41、在微程序控制中，把操作控制信号编成（ ）A、微指令 B、微地址 C、程序 D、操作码42、指令译码器对（ ）进行译码A、整条指令 B、指令中的操作码字段C、指令的地址 D、指令中的操作数字段43、运算器的主要功能是进行（ ）A、逻辑运算 B、算术运算 C、初等函数运算 D、算术与逻辑运算44、寄存器间接寻址方式中，操作数处于（ ）中。A、通用寄存器 B、主存 C、程序计数器 D、堆栈45、（ ）寻址方式对实现程序浮动提供了支持。A、变址寻址 B、相对寻址 C、间接寻址 D、寄存器间接寻址46、若一台计算机的字长为2个字节，则表明该机器（ ）。A、能处理的数值最大为2位十进制数。 B、能处理的数值最多由2位二进制数组成。C、在CPU中能够作为一个整体加以处理的二进制代码为16位。D、在CPU中运算的结果最大为2的16次方47、在浮点数编码表示中，（ ）在机器数中不出现，是隐含的。A、基数 B、尾数 C、符号 D、阶码48、控制器的功能是（ ）。A、产生时序信号 B、从主存取出一条指令 C、完成指令操作码译码D、从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令。49、虚拟存储器可以实现（ ）。A、提高主存储器的存取速度 B、扩大主存储器的存储空间，并能进行自动管理和调度C、提高外存储器的存取周期 D、扩大外存储器的存储空间50、在CPU中，暂存指令代码的寄存器是（ ）A、数据寄存器 B、通用寄存器C、指令寄存器 D、程序计数器51、在机器数（ ）中，零的表示形式是唯一的。A、原码 B、补码 C、补码和移码 D、原码和反码52、计算机的存储器采用分级方式是为了（ ）。A、减少主机箱的体积 B、解决容量、价格、速度三者之间的矛盾C、保存大量数据方便 D、操作方便53、有关Cache的说法正确的是（ ）。A、只能在CPU以外 B、CPU内外都可以设置Cache C、只能在CPU以内 D、若存在Cache，CPU就不能再访问主存54、在定点二进制运算中，减法运算一般通过（ ）来实现。A、原码运算的二进制减法器 B、补码运算的二进制减法器C、补码运算的十进制加法器 D、补码运算的二进制加法器55、计算机的外围设备是指（ ）A输入/输出设备 B. 外存储器C. 输入/输出设备及外存储器 D. 除了CPU和内存以外的其他设备56、在集中式总线仲裁中，_方式响应时间最快A.菊花链方式 B.独立请求方式 C.电路故障 D.计数器定时查询方式DDBBD CCABC BCAAB BDCAD CDCABBCCAD BCDCB BDCAC ABDBB CADBC CBBDDB综合题1、设有一个直接映像方式的CACHE，其容量为8KB，每块内有16B，主存的容量是512KB，求：1、主存有多少个块？CACHE有多少个块？2、主存地址有多少位？主存地址格式如何划分？（按字节编址）3、主存中的第i块映像到CACHE中哪一个块？4、若CPU执行一段程序时，CACHE完成存取次数为3800次，主存完成存取次数为200次，则CACHE的命中率H为多少？（当CACHE不命中时才启动主存）5、若CACHE存取周期40ns，主存存取周期160ns，在上一问的命中率H下，该存储系统的平均访问时间为多少？2、某计算机字长为16位，主存地址空间大小为128KB，按字编址。采用定长指令格式，指令各字段定义如下图，转移指令采用相对寻址，相对偏移量用补码表示，寻址方式定义如下：Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=(Rn)001B寄存器间接(Rn)操作数=（Rn）010B寄存器间接、自增(Rn)+操作数=(Rn)，(Rn)+1-Rn011B相对D(Rn)转移目标地址=(PC)+(Rn)注：(X)表示存储地址X或寄存器X中的内容，请回答下列问题：（1）该指令系统最多可有多少条指令？（2）该计算机最多有多少个通用寄存器？（3）若操作码0010B表示加法操作(助记符为add)，寄存器R4和R5的编号分别为100B和101B，则汇编语言为add R4，(R5) (逗号前为目的操作符，逗号后为源操作数)对应的机器码是什么(用十六进制)?（4）若指令操作码采用可变格式，在设计中应遵循什么原则？3、设有浮点数X=25（9/16），Y=23（13/64），阶码用4位（含1位符号位）补码表示，尾数用5位（含1位符号位）补码表示。（1）写出X与Y的浮点数表示。（2）求真值X+Y=？要求写出完整的浮点运算步骤。4、基址寄存器的内容为3000H，变址寄存器的内容为02B0H，指令的地址码为002BH，程序计数器（存放当前正在执行的指令的地址）的内容为4500H，且存储器内存放的内容如下： 地址 内容002BH 3500H302BH 3500H32B0H 5600H32DBH 2800H3500H 2600H452BH 2500H（1）、若采用基址寻址方式，则取出的操作数是什么？（2）、若采用变址寻址（考虑基址）方式，取出的操作数是什么？（3）、若采用立即寻址方式，取出的操作数是什么？（4）、若采用存储器间接寻址（不考虑基址）方式，取出的操作数是什么？（5）、若相对寻址用于转移指令，则转移地址是多少？5、某机采用微程序控制器，其微程序控制器有18种微操作命令（采用直接控制法，即水平型微指令），有8个转移控制状态（采用译码形式），微指令格式中的下址字段7位。该机机器指令系统采用4位定长操作码，平均每条指令由7条微指令组成。问：（1）该微指令的格式中，操作控制字段和判别测试字段各有几位？控存的容量是多少（字数字长）？（2）该机指令系统共有多少条指令？需要多少容量的控存？上述的控存是否合适？操作控制字段判别测试字段下址字段6、设有一个具有20位地址和32位字长的存储器，问：(1)该存储器能存储多少个字节的信息？(2)如果存储器由512k8位的SRAM 芯片组成，需多少片？(3)需多少位地址作芯片选择？7、用变形补码计算下列各组数的和并判断是否溢出。（1）X=+11001 Y=-10111（2）X=0.10010 Y=0.110008、一个由高速缓冲存储器与主存储器组成的二级存储系统。已知主存容量为1MB，缓存容量为32kB，采用组相联方式进行地址映象与变换，主存与缓存的每一块为64B，缓存共分8组。（1）写出主存与缓存的地址格式。（地址码长度及各字段名称与位数）。（2）假定 Cache的存取周期为 20us，命中率为 0.95，希望采用 Cache后的加速比大于10。 那么要求主存储器的存取速度应大于多少？9、设十进制数X=（+128.75）*2-10（1）若（Y）2=（X）10，用定点数表示Y值。（2）设用21个二进制位表示浮点数，阶码用5位，其中阶符1位；尾数用16位，其中符号位用1位。阶码的底为2。写出阶码和尾数均用原码表示的Y的机器数。（3）写出阶码和尾数均用补码表示的Y的机器数。10、用1K4位的存储器芯片，构成4K8位的存储器。11、主存数据分布如下表所示，若A为单元地址，（A）为A的内容，试求：（7）-（N）+（N）+（N）=？地址A主存地址A主存地址A主存0944411153N5222623537012、用10244位存储芯片组成2K8位存储器。13、将十进制数+13/128写成二进制定点数和浮点数（字长取16位，浮点表示时，数值部分取10位，阶码部分取4位，阶符和数符各取1位），分别写出它在定点机和浮点机中的机器数形式。14、设浮点数字长为16位，其中阶码为5位（含一位阶符），尾数为11位（含一位数符），写出-53/512对应的浮点数规格化数的原码、补码、反码以及阶码用移码，尾数用补码的表示形式。15、假设某机器有80条指令，平均每条指令由4条微指令组成，其中有一条取指微指令是所有指令公用的。已知微指令长度为32位，请估算控制存储器容量。16、假设某计算机指令长度为20位，具有双操作数、单操作数、无操作数三类指令形式，每个操作数地址规定用6位表示。问：若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，