数字电子技术基础 (海波).doc

数字电子技术习题 （海波）第一章 逻辑代数基础题1.1 将下列二进制数转为等值的十六进制数的等值的十进制数。（1）(10010111)2 ；（2）(1101101)2 ；（3）(0.01011111)2 ；（4）(11.001)2 。解（1）(10010111)2 = (97)16 = (151)10， （2）(11011101)2 = (6D)16 = (109)10（3）(0.01011111)2 = (0.5F)16 = (0.37109375)10，（4）(11.001)2 = (3.2)16 = (3.125)10题1.2 将下列十六进制数化为等值的二进制数和等值的十进制数。（1）(8C)16 ；（2）(3D.BE)16；（3）(8F.FF)16 ；（4）(10.00)16解（1）(8C)16 = (10001100)2 = (140)10（2）(3DBE)16 = (111101.1011111)2 = (61.7421875)10（3）(8FFF)16 = (10001111.11111111)2 = (143.99609375)10（4）(10.00)16 = (10000.00000000)2 = (16.00000000)10题1.3 将下列十进制数转换成等效的二进制数和等效的十进制数。要求二进制数保留小数点以后4位有效数字。（1）(17)10 ；（2）(127 )10 ；（3）(0.39)10 ;（4）(25.7)10解 （1）(17)10 =(10001)2 =(11)16 ； （2）(127)10 = (1111111)2 = (7F)16（3）(0.39)10 = (0.0110)2 = (0.6)16； （4）(25.7)10 = (11001.1011)2 = (19.B)16题1.4 写出下列二进制数的原码和补码。（1）(+1011)2 ；（2）(+00110)2 ；（3）(-1101)2 ；（4）(-00101)2 。解（1）(+1011)2的原码和补码都是01011（最高位的0是符号位）。（2）(+00110)2的原码和补码都是000110（最高位的0是符号位）。（3）(-1101)2的原码是11101（最高位的1是符号位），补码是10011。（4）(-00101)2的原码是100101（最高位的1是符号位），补码是111011。题1.5试总结并说出（1）从真值表写逻辑函数式的方法；（2）从函数式列真值表的方法；（3）从逻辑图写逻辑函数式的方法；（4）从逻辑函数式画逻辑图的方法。解（1）首先找出真值表中所有使函数值等于1的那些输入变量组合。然后写出每一组变量组合对应的一个乘积项，取值为1的在乘积项中写为原变量，取值为0的在乘积项中写为反变量。最后，将这些乘积项相加，就得到所求的逻辑函数式。（2）将输入变量取值的所有状态组合逐一代入逻辑函数式，求出相应的函数值。然后把输入变量取值与函数值对应地列成表，就得到了函数的真值表。（3）将逻辑图中每个逻辑图形符号所代表逻辑运算式按信号传输方向逐级写出，即可得到所求的逻辑函数式。（4）用逻辑图形符号代替函数式中的所有逻辑运算符号，就可得到由逻辑图形符号连接成的逻辑图了。题1.6 已知逻辑函数的真值表如表P1.6（a）、（b）,试写出对应的逻辑函数式。表P1.6（a） 表P1.6（b）A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101000M N P OZ0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10001001100011111解 表P1.6（a）对应的逻辑函数式为 表P1.6（b）对应的逻辑函数式为题1.7 试用列真值表的方法证明下列异或运算公式。（1） （2） （3） （4）解 (1) 证明 (2) 证明 （3） 证明 （4）证明A011011A1011110A0010001AA010100题1.8 用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式（1） （2）（3） （4）（5）（6）（7）（8）（9）（10）解(1) (2) (3) (4) (5) (6) (7) (8) (9) (10) 题1.9 写出图P1.9中各逻辑图的逻辑函数式，并化简为最简与或式。解（a）（b）（C）（d）题1.10 求下列函数的反函数并化为最简与或形式。（1）（2）（3）（4）（5）（6）解（1）（2）（3）（4）（5）（6）先将Y化简为，故题1.11 将下列各函数式化为最小项之和的形式。（1）（2） （3）（4） （5）解（1）（2）（3）（4）（5）题1.12 将下列各式化为最大项之积的形式。（1）（2）（3）（4）（5）解（1）（2）（3）（4）（5）题1.13 用卡诺图化简法将下列函数化为最简与或形式。（1）（2）（3）（4）（5）（6）（7）（8）（9）解 （1） （2） （3）（4） （5）Y=B+C+D （6）（7）Y=C （8） （9）题1.14 化简下列逻辑函数（方法不限）（1）（2）（3）（4）（5）解 （1）（2）（3）（4），用卡诺图化简后得到（5）用卡诺图化简。填写卡诺图时在大反号下各乘积项对应的位置上填0，其余位置填1。卡诺图中以双线为轴左右对称位置上的最小项也是相邻的。化简后得题1.15 证明下列逻辑恒等式（方法不限）（1）（2）（3）（4）（5）解（1）左式（2）左式（3）左式（4）用卡诺图证明。画出表示左式的卡诺图。将图中的0合并后求反，应与右式相等。将0合并后求反得到故等式成立。（5）用卡诺图证明。画出左式的卡诺图，化简后得到左式题1.16 试画出用与非门和反相器实现下列函数的逻辑图。（1）（2）（3）（4）解（1）（2）（3）（4）题1.17 试画出用或非门反相器实现下列函数的逻辑图。（1）（2）（3）（4）解（1）（2）（3）（4）题1.18 什么叫约束项，什么叫任意项，什么叫逻辑函数式中的无关项？解 参见教材第1.8.1节。题1.19 对于互相排斥的一组变量A、B、C、D、E（即任何情况下A、B、C、D、E不可能有两个或两个以上同时为1），试证明：解 根据题意可知，均为约束项，而约束项的值恒为0，故同理，由题意可知 也都是约束项，故得到余类推。题1.20 将下列函数化为最简与或函数式。（1）给定约束条件为（2），给定约束条件为（3），给定约束条件为（4），给定约束条件为（5），给定约束条件为（6），给定约束条件为解 因含有约束项，所以利用卡诺图化简方便。（1）（2）（3）（4）（5）（6）第二章门电路题2.1 在图P2.1（a）、（b）两个电路中，试计算当输入端分别接0V、5V和悬空时输出电压的数值，并指出三极管工作在什么状态。假定三极管导通以后0.7V，电路参数如图中所注。解（a）当输入端悬空时，=-10V，三极管处于截止状态，=10V。当输入端接时，可利用戴维宁定理将接至基极与发射极间的外电路化简为由等效电压和等效电阻串联的单回路，如图A2.1（a）所示。其中， 若=0V，则= -2.03V，故三极管处于截止状态，。若=5V，则=1.95V，而临界饱和基极电流，可见，三极管处于饱和导通状态，。（b）当输入端悬空时，用戴维宁定理可将接至基极与发射极间的外电路等效地化成由和串联的单回路，如图A2.1（b）所示。其中，。所以，故三极管处于饱和导通状态，。当输入端接有时，仍将接到基极与发射极间的外电路简化为与串联的形式，如图A2.1（c）所示。其中， 若0V，则三极管截止，。若=5V，则，。可见三极管饱和导通，。ABY111001001000ABY111001001110 题2.2 在图2.3.1所示的正逻辑与门和图2.3.2所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明Y 和A、B之间是什么逻辑关系。解 图2.3.1的负逻辑真值表 图2.3.2的负逻辑真值表Y=A+B Y=AB 可知：正逻辑的与门是负逻辑的或门，正逻辑的或门是负逻辑的与门。题2.3 在图P2.3电路中、和C构成输入滤波电路。当开关S闭合时，要求门电路的输入电平；当开关S断开时，要求门电路的输入电压，试求和的最大允许阻值。为74LS系列TTL反相器，它们的高电平输入电流，低电平输入电流。解 当S闭合时被短路，故有当S断开时，门电路的高电平输入电流流经和，故得到因此。题2.4 计算图P2.4电路中的反相器能驱动多少个同样的反相器。要求输出的高、低电平符合，。所有的反相器均为74LS系列TTL电路，输入电流V时输出电流的最大值时输出电流的最大值为= 0.4mA。的输出电阻可忽略不计。解 根据时的要求可得而根据V时又可求得故最多能驱动20个同样的反相器。题2.5 在图P2.5由74系列TTL与非门组成的电路中，计算门能驱动多少同样的与非门。要求输出的高、低电平满足，。与非门的输入电流为V时输出电流最大值为，时输出电流最大值为。的输出电阻可忽略不计。解 当时，可求得，当时，可求得，故能驱动5个同样的与非门。题2.6 在图P2.6由74系列或非门组成的电路中，试求门能能驱动多少同样的或非门。要求输出的高、低电平满足，。或非门每个输入端的输入电流为时输出电流的最大值为，时输出电流的最大值为的输出电阻可忽略不计。解 当时，可以求得当时，又可求得故能驱动5个同样的或非门。题2.7 计算图P2.7电路中上拉电阻的阻值范围。其中是74LS系列OC门，输出管截止时的漏电流，输出低电平时允许的最大负载电流，为74LS系列与非门，它们的输入电流为、。OC门的输出高、低电平应满足、。解 故应取0.68。题2.8 图P2.8是一个继电器线圈驱动电路。要求在时三极管T截止，而时三极管T饱和导通。已知OC门输出管截止时的漏电流，导通时允许流过的最大电流，管压降小于0.1V。三级管继电器线圈内阻240，电源电压、，试求的阻值范围。解（1）根据时三极管需饱和导通的要求，计算的最大允许值。由图A2.8（a）可知，此时应满足又，即故得（2）根据时三极管应截止，计算的最小允许值。由图A2.8（b）可知，这时。， 故得所以应取 1.1k。题2.9 在图P2.9（a）电路中已知三极管导通时，饱和压降三极管的。OC门G1输出管截止时的漏电流约为50A，导通时允许的最大负载电流为16mA，输出低电平。G2G5均为74系列TTL电路，其中G2为反相器，G3和G4是与非门，G5是或非门，它们的输入特性如图P2.9（b）所示。试问（1）在三极管集电极输出的高、低电平满足的条件下，RB的取值范围有多大？（2）若将OC门改推拉式输出的TTL门电路，会发生什么问题？解（1）根据三极管饱和导通时的要求可得RB的最大允许值。三极管的临界饱和基极电流应为故得到， 又根据OC门导通允许的最大负载电流为16mA可求出的的最小允许值。故应取 （2）若将OC门直接换成推拉式输出的TTL门电路，则TTL门电路输出高电平时为低内阻，而且三极管的发射结导通时也是低内阻，因此可能因电流过大而使TTL门电路和三极管受损。题2.10 试说明在下列情况下，用万用表测量图P2.10的端得到的电压各为多少？图中的与非门为74系列的TTL电路，万用表使用5V量程，内阻为20k/V。（1）悬空；（2）接低电平（0.2 V）；（3）接高电平（3.2）；（4）经51电阻接地；（5）经10k电阻接地。解 这时相当于端经过一个100k的电阻接地。假定与非门输入端多发射极三极管发射结的导通压降均为0.7V，则有（1）1.4V（2）0.2V（3）1.4V（4）0V（5）1.4V题2.11 若将上题中的与非门改为74系列TTL或非门，试问在上列五种情交下测得的各为多少？解 由图2.4.22可见，在或非门中两个输入端是分别接到两个三极管的发射极，所以它们各自的输入端电平互不影响，故始终为1.4V。题2.12 试绘出图P2.12电路的高电平输特性和低电平输出特性。已知，。OC门截止时输出管的漏电流，时OC门输出管饱和导通，在的范围内导通内阻小于20解 输出高电平时。当时，如图A2.12所示。只有一个OC门输出管导通时，输出低电平为题2.13 在图P2.13电路中，为保证=0.2V时，试计算G1和G2为74系列、74H系列、74S系列和74LS系列与非门R的最大允许值。74系列、74H系列、74S系列和74LS系列与非门的电路结构和电路参数详见图2.4.20、图2.4.34、图2.4.37和图2.4.39。解 对74系列、74H系列、74S系列而言，输入端的电路结构如图A2.13（a）所示，R的最大允许值为已知74系列TTL与非门的为4k，代入上式得到R=316。而74H系列、74S系列的为2.8k，代入上式得到R=220。对74LS系列而言，输入端的电路结构如图A2.13（b）所示，R的最大允许值为其中为输入端SBD的导通压降，约为0.4V，R1=20k。故得到。题2.15 双极型数字集成电路有哪些类型？各有什么特点？解 见本章第2.5节。题2.16 若将图P2.10中的门电路改为CMOS与非门，试说明当为 图2.10给出的五种状态时测得的各等于多少？解 因为CMOS与非门的两个输入端都有独立的输入缓冲器，所以两个输入端的电平互不影响。端经电压表的内阻接地，故=0。题2.18 在CMOS电路中有时采用图P2.18（a）（d）所示的扩展功能用法，试分析各图的逻辑功能，写出Y1Y4的逻辑式。已知电源电压VDD=10V，二极管的正向导通压降为0.7V。解（a） （b） （c） （d）题2.19 上题中使用的扩展方法能否用于TTL门电路？试说明理由。解 不能用于TTL电路。在图（a）电路中，当C、D、E任何一个为低电平时，分立器件与门的输出将高于TTL与非门的值，相当于TTL电路的逻辑1状态，分立器件的与门已不能实现与的逻辑功能了。同理，图（d）电路也不能于用TTL电路；在图（b）电路中，当C、D、E均为低电平时，三个二极管截止，TTL或非门输入端对地接有100k电阻，将使该输入端为逻辑1状态，故分立器件的或非门已失去了作用。图（c）电路也不能用于TTL电路，因为Y3的高电平有可能低于TTL电路要求的值。题2.20 已知CMOS门路的电源电压VDD=10V，静态电源电流，输入信号为100kHz的方波（上升时间和下降时间可忽略不计），负载电容CL=200PF，试计算它的静态功耗、动态功耗，总功耗和电源平均电流。解 静态功耗功态功耗PD=总功耗电源平均电流题2.21 试说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一定相同）。（1）具有推拉式输出级的TTL电路；（2）TTL电路的OC门；（3）TTL电路的三态输出门；（4）普通的CMOS门；（5）漏极开路输出的CMOS门；（6）CMOS电路的三态输出门。解 （1）、（4）不能，（2）、（3）、（5）、（6）可以。题2.22 计算图P2.22电路中接口电路输出端的高、低电平，并说明接口电路参数的选择是否合理。CMOS或非门电源电压VDD=10V，空载输出的高、低电平分别为、，门电路的输出电阻小于200。TTL与非门的高电平输入电流。解（1）CMOS或非门输出为高电平时，由图P2.22可得到三极管临界饱和的基极电流为可见，故三极管处于饱和导通状态。（2）CMOS或非门输出为低电平时，三极管截止，因此得到由此可知，接口电路的参数选择合理。题2.23 图P2.23是用TTL电路驱动CMOS电路的实例，试计算上拉电阻RL的取值范围。TTL与非门在时的最大输电流为8mA，输出端的T5管截止时有50A的漏电流。CMOS或非门的输入电流可以忽略。要求加到CMOS或非门输入端的电压满足。给定电源电压。解（1）根据的要求和TTL与非门的截止漏电流可求得RL的最大允许值（2）根据及TTL与非门的最大负载电流可求出的最小允许值故应取。第3章题3.1 分析图P3.1电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路完成什么逻辑功能。解 真值表：ABCY1 Y20000 00011 00101 00110 11001 01010 11100 11111 1 由真值表可知：电路构成全加器，输入A、B、C为加数、被加数和低位的进位，Y1为“和”，Y2为“进位”。题3.2 图P3.2是对十进制数9求补的集成电路CC14561的逻辑图，写出当COMP=1、Z=0、和COMP=0、Z=0时，Y1Y4的逻辑式，列出真值表。解 （1）COMP=1、Z=0时，TG1、TG3、TG5导通，TG2、TG4、TG6关断。， （2）COMP=0、Z=0时，Y1=A1， Y2=A2， Y3=A3， Y4=A4。、 COMP=1、Z=0时的真值表十进制数A4A3A2A1Y4Y3Y2 Y1十进制数A4 A3 A2 A1Y4 Y3 Y2 Y100 0 0 01001810000001100011000910010000200100111伪码101001113001101101011011040100010111000101501010100110101006011000111110001170111001011110010COMP=0、Z=0的真值表从略。题3.3 用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。解 题3.3的真值表如表A3.3所示，逻辑图如图A3.3所示。表A3.3ABCDYABCDY0 0 0 00100000001010010001001010000110101110100011000010101101101100111010111111111 题3.4 有一水箱由大、小两台泵ML和MS供水，如图P3.4所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。 解 题3.4的真值表如表A3.4所示。表A3.4ABCMS ML0000 00011 0010 0110 1100 101 110 1111 1 真值表中的、为约束项，利用卡诺图图A3.4(a)化简后得到：， （MS、ML的1状态表示工作，0状态表示停止）。逻辑图如图A3.4(b)。 题3.5 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。可以采用各种逻辑功能的门电路来实现。解 题3.5的真值表如表A3.5所示。表A3.5二进制代码循环码二进制代码循环码A3A2A1A0Y3Y2Y1Y0A3A2A1A0Y3Y2Y1Y000000000100011000001000010011101001000111010111100110010101111100100011011001010010101111101101101100101111010010111010011111000由真值表得到 ， ， ， 逻辑图如图A3.5所示。 题3.6 试画出用4片8线-3线优先编码器74LS148组成32线-5线优先编码器的逻辑图。74LS148的逻辑图见图3.3.3。允许附加必要的门电路。解 以表示32个低电平有效的编码输入信号，以D4D3D2D1D0表示输出编码，可列出D4、D3与YEX4YEX3YEX2YEX1关系的真值表。如表A3.6所示。表A3.6工作的芯片号YEX4YEX3YEX2YEX1D4D3（4）100011（3）010010（2）001001（1）000100从真值表得到逻辑电路图略。题3.7 某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的铵钮按下时，无论其他病室内的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下，而二号病室的按钮按下时，无论三、四号病室的按钮是否按下，只有二号灯亮。当一、二号病室的按钮都未按下而三号病室的按钮按下时，无论四号病室的铵钮是否按下，只有三号灯亮。只有在一、二、三号病室的按钮均未按下，而四号病室的按钮按下时，四号灯才亮。试分别用门电路和优先编码器74LS148及门电路设计满足上述控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。74LS148的逻辑图如图P3.7所示，其功能表如表P3.7所示。 输 入输 出1000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0表 P3.7 74LS148的功能表解设一、二、三、四号病室分别为输入变量A、B、C、D，当其值为1时，表示呼叫按钮按下，为0时表示没有按呼叫铵钮；设一、二、三、四号病室呼叫指示灯分别为L1、L2、L3、L4，其值为1指示灯亮，否则灯不亮，列出真值表，如表A3.7示。表A3.7ABCDL1L2L3L41100001010000100100001000100000000则 L1=A，L2=，L3=，L4=由上式可得出用门电路实现题目要求的电路如图A3.7(a)所示。将该真值表与表P3.7对照可知，在74LS148中 应接1，接，接，接，接。L1=， L2=， L3=， L4=所以，用74LS148实现的电路如图A3.7(b)所示。题3.8 写出图P3.8中Z1、Z2、Z3的逻辑函数式，并化简为最简的与-或表达式。74LS42为拒伪的二-十进制译码器。当输入信号A3A2A1A0为00001001这10种状态时，输出端从依次给出低电平，当输入信号为伪码时，输出全为1。解 利用伪码用卡诺图化简，得： 约束条件： 题3.9 画出用两片4线-16线译码器74LS154组成5线-32线译码的接线图。图P3.9是74LS154的逻辑框图，图中是两个控制端（亦称片选端）译码器工作时应使同时为低电平，输入信号A3、A2、A1、A0为00001111这16种状态时，输出端从依次给出低电平输出信号。解 电路如图A3.9所示。当A4=0时，片（1）工作，对应输出低电平；当A4=1时，片（2）工作，对应输出低电平。题3.10 试画出用线-线译码器74LS138和门电路产生多输出逻辑函数的逻辑图（74LS138逻辑图如图P3.10所示，功能表如表P3.10所示）。 表P3.10 74LS138 功 能 表输 入输 出允 许选 择 A2A1A011111111101111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110解 令A=A2，B=A1 ,C=AO。将Y1Y2Y3写成最小项之和形式，并变换成与非-与非形式。用外加与非门实现之，如图A3.10所示。题3.11 画出用4线-16线译码器74LS154（参见题3.9）和门电路产生如下多输出逻辑函数的逻辑图。 解 电路图如图A3.11所示。题3.12 用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。解 设ai为被减数，bi为减数，ci-1为来自低位的借位，首先列出全减器真值表，然后将Di ，Ci 表达式写成非-与非形式。最后外加与非门实现之。由全减器真值表知： 全减器真值表同理可知 令ai =A2，bi =A1，ci-1=A0。电路如图A3.12所示。题3.13 试用两片双4选1数据选择器74LS153和3线-8线译码器74LS138接成16选1数据选择器。74LS153的逻辑图见图3.3.20，74LS138的逻辑图见图3.3.8。解 见图A3.13。题3.14 分析图P3.14电路，写出输出Z的逻辑函数式，并化简。CC4512为8选1数据选择器，它的逻辑功能表如表P3.14所示。 表P3.14 CC4512的功能表 解 =题3.15 图P3.15是用两个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数。已知数据选择器的逻辑函数式为解 题3.16 试用4选1数据选择器74LS153产生逻辑函数解 4选1数据选择器表达式为：而所需的函数为 与4选1数据选择器逻辑表达式比较，则令，接线图如图A3.16所示。题3.17 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数解 令A=A2，B=A1，C=A0，D=D0D7，将Y写成最小项之和的形式，找出与8选1数据选择器在逻辑上的对应关系，确定D0D7所接信号。 则 如图A3.17所示。题3.18 用8选1数据选择器CC4512（参见题3.14）产生逻辑函数解 将Y变换成最小项之和形式。 令A=A2，B=A1，C=A0， 凡Y中含有的最小项，其对应的Di接1，否则接0。如图A3.18所示。题3.19 设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都控制电灯由亮变灭或由灭变亮。要求用数据选择器来实现。解 以A、B、C表示三个双位开关，并用0和1分别表示开关的两个状态。以Y表示灯的状态，用1表示亮，用0表示灭。设ABC=000时Y=0，从这个状态开始，单独改变任何一个开关的状态Y的状态要变化。据此列出Y与A、B、C之间逻辑关系的真值表。如表A3.19所示。表A3.19ABCYABCY00000110001110100101110010011111从真值表写出逻辑式 取4选1数据选择器，令A1=A，A0=B，D0=D3=C，D1=D2=，即得图A3.19。题3.20 人的血型有A、B、AB、O四种。输血时输血者的血型与受血者血型必须符合图P3.20中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的4种取值表示输血者的血型，用另外两个逻辑变量的4种取值表示受血者的血型。） 解 以MN的4种状态组合表示输血者的4种血型，并以PQ的4种状态组合表示受血者的4种血型，如图A3.20(a)所示。用Z表示判断结果，Z=0表示符合图A3.20(a)要求，Z=1表示不符合要求。据此可列出表示Z与M、N、P、Q之间逻辑关系的真值表。从真值表写出逻辑式为其真值表如表A3.20所示。表A3.20MNPQZMNPQZ00000100010001110011001001010000111101110100111000010101101001100111000111111110 令A2=M，A1=N，A0=P，并使D0=D1=D3=D5=Q，D2=，D4=1，D6=D7=0，则得到图A3.20(b)电路。 题3.21 用8选数据选择器CC4512（参见题3.14）设计一个组合逻辑电路。该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M。当M=0时电路实现“意见一致”功能（A、B、C状态一致时输出为1，否则输出为0），而M=1时电路实现“多数表决”功能，即输出与A、B、C中多数的状态一致。解 根据题意可列出真值表，如表A3.21所示。以Z表示输出。表A3.21MABCZMABCZ00001100000001010010001001010000110101110100011000010101101101100111010111111111由真值表写出逻辑式为 用CC4512接成的电路如图A3.21。其中A2=A，A1=B，A0=C，D0=，D1=D2=D4=0，D3=D5=D6=M，D7=1。题3.22 用8选1数据选择器设计一个函数发生器电路，它的功能表如表P3.22所示。表P3.22S1 S0Y00011011解 由功能表写出逻辑式 令A2=S1，A1=S0，A0=A，D0=D7=0，D1=D2=D4=B，D3=D6=1，D5=，即得到图A3.22电路。 题3.23 试用4位并进行加法器74LS283设计一个加/减运算电器。当控制信号M=0时它将两个输入的4位二进制数相加，而M=1时它将两个输入的4位二进制数相减。允许附加必要的电路。解 电路如图A3.23。M=0时，S3S2S1S0=P3P2P1P0+Q3Q2Q1Q0，M=1时，S3S2S1S0= P3P2P1P0Q3Q2Q1Q0= P3P2P1P0+ Q3Q2Q1Q0补题3.24 能否用一片4位并行加法器74LS283将余3代码转换成8421的二十进制代码？如果可能，应当如何连线？解 由第一章的表1.1.1可知，从余3码中减去3（0011）即可能得到8421码。减3可通过加它的补码实现。若输入的余3码为D3D2D1D0，输出的8421码为Y3Y2Y1Y0，则有Y3Y2Y1Y0= D3D2D1D0+0011补= D3D2D1D0+1101，于是得到图A3.24电路。题3.25 试利用两片4位二制并行加法器74LS283和必要的门电路组成1位二十进制加法器电路。（提示：根据BCD码中8421码的加法运算规则，当两数之和小于、等于9（1001）时，相加的结果和按二进制数相加所得到的结果一样。当两数之和大于9（即等于10101111）时，则应在按二进制数相加的结果上加6（0110），这样就可能给出进位信号，同时得到一个小于9的和。）解 由表可见，若将两个8421的二十进制数A3A2A1A0和B3B2B1B0用二进制加法器相加，则当相加结果9（1001）时，得到的和S3S2S1S0就是所求的二十进制和。而当相加结果10（1010）以后，必须将这个结果在另一个二进制加法器加6（0110）进行修正，才能得到二十进制数的和及相应的进位输出。由表可知，产生进位输出C0的条件为C0=C0+S3S2+S3S1产生C0的同时，应该在S3S2S1S0上加6（0110），得到的S3S2S1S0和C0就是修正后的结果。故得到图A3.25电路。 题3.26 若使用4位数值比较器CC14585（见图3.3.32）组成10位数值比较器，需要用几片？各片之间的应如何连接？解需要用三片。根据CC14585的功能表，各片之间的连接方法如图A3.26所示。题3.27 试用两个4位数值比较器组成三个数的判断电路。要求能够判别三个4位二进制数A(a3a2a1a0)、B(b3b2b1b0)、C(c3c2c1c0)是否相等、A是否最大、A是否最小，并分别给出“三个数相等”、“A最大”、“A最小”的输出信号。可以附加必要的门电路。解 如图A3.27所示。 题3.28 若将二一十进制编码中的8421码、余3码、余3循环码、2421码和5211码分别加到二十进制译码器74LS42（见图3.3.10）的输入端，并按表1.1.1的排列顺序依次变化时，输出端是否都会产生尖峰脉冲？试简述理由。解 在这几种二十进制编码中，只有将余3循环码加到74LS42的输入端、并令其按表1.1.1的状态排列顺序变化时，不会在输出端产生尖峰脉冲。因为每次输入状态变化时，任何一个与门的4个输入当中仅可能有一个改变状态，所以不存在竞争冒险现象。题3.29 试分析图P3.29 电路当中A、B、C、D单独一个改变状态时是否存在竞争-冒险现象？如果存在竞争-冒险现象，那么都发生在其他变量为何种取值的情况下？解 写出Y的逻辑表达式：根据“只要输出端的逻辑函数在一定条件下能化简成或，则必然