5数字电子技术基础第五章.pdf

时 序 逻 辑 电 路时 序 逻 辑 电 路 第五章第五章 内容提要 介绍时序逻辑电路的特点以及时序逻辑电路 的分析方法和设计方法 介绍寄存器 计数器等数字系统和计算机常 用同步时序逻辑电路的电路结构 工作原理 和使用方法 除介绍常规同步时序逻辑电路的设计方法 也介绍采用中 大规模集成电路设计同步时 序逻辑电路的方法 内容安排内容安排 5 1时序逻辑电路的结构与特点时序逻辑电路的结构与特点 5 2时序逻辑电路的分析方法时序逻辑电路的分析方法 5 3寄存器和移位寄存器寄存器和移位寄存器 5 4计数器计数器 5 5时序逻辑电路的设计方法时序逻辑电路的设计方法 5 1 时序逻辑电路结构与特点 1 数字逻辑电路的构成 1 数字逻辑电路的构成 组合逻辑电路 简称组合电路 时序逻辑电路 简称时序电路 时序逻辑电路 组合逻辑电路 简称组合电路 时序逻辑电路 简称时序电路 时序逻辑电路 任一时刻的输出不仅取决于当时的输 入信号 而且还与电路的原来状态有关 2 电路结构2 电路结构 串行加法器时序电路框图串行加法器时序电路框图 由串行加法器可知 时序逻辑电路是由组合电路 和存储电路两部分组成 可以没有组合电路 但存储 电路是必须有的 一般结构如右图 由串行加法器可知 时序逻辑电路是由组合电路 和存储电路两部分组成 可以没有组合电路 但存储 电路是必须有的 一般结构如右图 它们之间的关系是 121212 ijk X x xxY y yyZ z zz 为输入信号为输出信号代 状态代表存储电路的输出信号驱动表存储电路的输入 21l qqqQ 1 nn YF X Q ZG X Q QH Z Q 输出方程 驱动方程 状态方程 这三组方程可全面描述时序电路的逻辑功能 3 时序电路特点 时序电路特点 a 时序电路一般由组合电路和存储电路两部分组 成 由具有记忆功能的存储电路记住电路当前时刻 的状态 并根据驱动产生下一时刻的状态 a 时序电路一般由组合电路和存储电路两部分组 成 由具有记忆功能的存储电路记住电路当前时刻 的状态 并根据驱动产生下一时刻的状态 b 存储电路的基本单元是 存储电路的基本单元是触发器触发器 c 电路必须具有 电路必须具有 反馈反馈 功能 增加两组反馈线 第一组反馈线 功能 增加两组反馈线 第一组反馈线 z1 zk 是存储电路当前时刻的输入 第二组反馈线 是存储电路当前时刻的输入 第二组反馈线q1 ql是存储电路下一时刻的输出 d 存储电路当前时刻的状态 称为 是存储电路下一时刻的输出 d 存储电路当前时刻的状态 称为 现态现态 或或 初 态 初 态 下一时刻的状态 称为 下一时刻的状态 称为 次态次态 或或 新态新态 4 时序电路的分类4 时序电路的分类 根据动作特点分 根据动作特点分 同步时序电路同步时序电路 触发器状态变化在同一时钟信 号作用下同时发生 触发器状态变化在同一时钟信 号作用下同时发生 异步时序电路异步时序电路 触发器状态变化不是同时发生 根据输出信号分 触发器状态变化不是同时发生 根据输出信号分 米利 Mealy 型米利 Mealy 型 输出信号取决于状态和输 入信号 输出信号取决于状态和输 入信号 穆尔 穆尔 Moore 型 型 输出信号仅取决于状态 即没有输入信号 输出信号仅取决于状态 即没有输入信号 5 2 时序逻辑电路的分析方法 一 同步时序逻辑电路的分析方法 根据已知的同步时序逻辑电路图 经过分析确定 其逻辑功能 由于同步时序逻辑电路中所有触发器是在同一时 钟脉冲作用下工作的 所以同步时序逻辑电路的分析 方法比异步时序逻辑电路简单 时序电路的逻辑功能可以用 一 同步时序逻辑电路的分析方法 根据已知的同步时序逻辑电路图 经过分析确定 其逻辑功能 由于同步时序逻辑电路中所有触发器是在同一时 钟脉冲作用下工作的 所以同步时序逻辑电路的分析 方法比异步时序逻辑电路简单 时序电路的逻辑功能可以用输出方程 驱动方程输出方程 驱动方程 和和状态方程状态方程来描述 因此 只要写出给定电路的这三 个方程 该电路的逻辑功能也就清楚了 来描述 因此 只要写出给定电路的这三 个方程 该电路的逻辑功能也就清楚了 分析步骤如下 分析步骤如下 根据给定的逻辑图 写出每个触发器的 驱动方程 把驱动方程代入相应触发器的特性方 程 得出每个触发器的状态方程 根据给定的逻辑图 写出电路的输出方 程 根据给定的逻辑图 写出每个触发器的 驱动方程 把驱动方程代入相应触发器的特性方 程 得出每个触发器的状态方程 根据给定的逻辑图 写出电路的输出方 程 例例1 电路逻辑图如下 分析其逻辑功能 电路逻辑图如下 分析其逻辑功能 主从型主从型JK触发器 时钟共用 无输入信号 属于同步穆 尔型时序电路 触发器 时钟共用 无输入信号 属于同步穆 尔型时序电路 解 解 1 根据给定的 逻辑图 写出每个 触发器的驱动方程 根据给定的 逻辑图 写出每个 触发器的驱动方程 2 把驱动方程代入 把驱动方程代入 JK 触发器的特性方程 得出每个触发器的状态方程 触发器的特性方程 得出每个触发器的状态方程 3 输出方程 输出方程 123 21 312 JQ Q JQ JQ Q 1 132 32 1K KQQ KQ 1nnn QJQKQ 1 1231 1 321212 1 312323 n n n QQ QQ QQ QQQQ QQ Q QQQ 32 QQY 1 1 状态转换表状态转换表 描述次态 输出与初态和输入之 间关系的表格 描述次态 输出与初态和输入之 间关系的表格 111是无效状态 如果 无效状态在时钟作用下 能进入有效状态 称电 路能够自启动 否则为 不能自启动 是无效状态 如果 无效状态在时钟作用下 能进入有效状态 称电 路能够自启动 否则为 不能自启动 由表知由表知 电路为能自启动的同步七进制加法计数器 电路为能自启动的同步七进制加法计数器 Y是进 位输出 是进 位输出 1 1231 1 321212 1 312323 n n n QQ QQ QQ QQQQ QQ Q QQQ 23 YQQ 1 0 0 00010 2 0 0 10010 3 n Q 2 n Q 1 n Q 1 3 n Q 1 2 n Q 1 1 n Q Y CP 0001 1 1 1 10001 3 0 1 00011 4 0 1 1 1 0 0 0 5 1 0 0 1 0 1 0 6 1 0 1 1 1 0 0 7 1 1 0 2 状态转换图 圆圈表示状态 箭头表示转换方 向 箭头旁注明 转换前的输入和 输出 2 状态转换图 圆圈表示状态 箭头表示转换方 向 箭头旁注明 转换前的输入和 输出 1000111 1000011 0011101 0101001 0001110 0110010 0010100 0100000 3 n Q 2 n Q 1 n Q 1 3 n Q 1 2 n Q 1 1 n Q Y 3 时序图 时序图 在序列时钟作用下 电路的状态和 输出随时间变化的波形图 在序列时钟作用下 电路的状态和 输出随时间变化的波形图 结论 这是一个能自启动 的同步七进制加法计数器 典型的同步时序逻辑电路 结论 这是一个能自启动 的同步七进制加法计数器 典型的同步时序逻辑电路 0 0 00 0 1 0 0 1 0 0 0 0 1 1 111 1 1 0 0 00 1 分析步骤如下 根据给出的逻辑图 写出每个触发器的驱动方程和输出方 程 把驱动方程代入相应触发器的特性方程 得出每个触发器 的状态方程 根据状态方程 列出电路的状态转化表 或状态转化图 或时序图 检查电路能否自启动 根据状态转换表 分析电路逻辑功能 分析步骤如下 根据给出的逻辑图 写出每个触发器的驱动方程和输出方 程 把驱动方程代入相应触发器的特性方程 得出每个触发器 的状态方程 根据状态方程 列出电路的状态转化表 或状态转化图 或时序图 检查电路能否自启动 根据状态转换表 分析电路逻辑功能 同步时序电路分析同步时序电路分析同步时序电路分析同步时序电路分析 写各触发器的写各触发器的驱动方程驱动方程 写电路的写电路的输出方程输出方程 写触发器的写触发器的状态方程状态方程 作作状态转换表状态转换表及及状态转换图状态转换图 作作时序波形图时序波形图 得到电路的逻辑功能得到电路的逻辑功能 同 步 时 序 电 路 的 分 析 方 同 步 时 序 电 路 的 分 析 方 法法 简单的电路可直接 绘出状态转换图 简单的电路可直接 绘出状态转换图 无要求可不画无要求可不画 例例2 分析图示电路逻辑功能 写出电路方程 画出 状态图 分析图示电路逻辑功能 写出电路方程 画出 状态图 解 解 1 根据给定的逻辑图 写出每个触发器的驱动方程 根据给定的逻辑图 写出每个触发器的驱动方程 2 把驱动方程代入 把驱动方程代入 D 触 发器的特性方程 得出每个触发器的状态方程 触 发器的特性方程 得出每个触发器的状态方程 3 根据给定的逻辑图 写出电路的输出方程 根据给定的逻辑图 写出电路的输出方程 11 QD 212 QQAD DQ n 1 11 1 1 QDQ n 212 1 2 QQADQ n 21212121 QQAQQAQQAQQAY 5 结论 这是一个 结论 这是一个 4 进制可 逆计数器 当 进制可 逆计数器 当A 0 时 实现 加 法 计数 当 时 实现 加 法 计数 当 A 1 时实现减时实现减 1法计数 法计数 Y是进位输出或借位 输出信号 是进位输出或借位 输出信号 11 1 1 QDQ n 212 1 2 QQADQ n 2121 QQAQQAY 4 做出状态转换表 做出状态转换表 二 异步时序逻辑电路的分析方法二 异步时序逻辑电路的分析方法 例例3 分析图示电路逻辑功能 分析图示电路逻辑功能 触发器时钟不同 状态变化只发生在时钟到来时 触发器时钟不同 状态变化只发生在时钟到来时 1321 cpcpCP cpQ 解 解 1 驱动方程 驱动方程 2 状态方程 cp 状态方程 cpi i只表示有时钟 时 状态变化 3 输出方程 只表示有时钟 时 状态变化 3 输出方程 C QC Q3 3 31 QJ 1 1 K 1 22 KJ 213 QQJ 1 3 K 3321 1 3 22 1 2 113 1 1 cpQQQQ cpQQ cpQQQ n n n 4 状态转换表 状态转换表 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 CCP3 CP2 CP1 3 Q 2 Q 1 Q 3 3321 1 3 22 1 2 113 1 1 QC cpQQQQ cpQQ cpQQQ n n n 5 状态转换图 状态转换图 结论 能自启动的异步五进制加法计数器 结论 能自启动的异步五进制加法计数器 1 0 0 0 0 1 1 1 1 1 1 0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 CCP3 CP2 CP1 3 Q 2 Q 1 Q 第三节寄存器和移位寄存器第三节寄存器和移位寄存器 寄存器是计算机和其它数字系统中最广泛使用的 逻辑部件 它能暂时存放代码 一个触发器能存储 一位二进制代码 寄存器是计算机和其它数字系统中最广泛使用的 逻辑部件 它能暂时存放代码 一个触发器能存储 一位二进制代码 N 个触发器组成个触发器组成 N 位寄存器能存 储 位寄存器能存 储 N 位二进制代码 各种触发器均能构成寄存器 用 位二进制代码 各种触发器均能构成寄存器 用 D 触发器最简单 寄存器是同步时序电路 写入 脉冲连到所有触发器时钟输入端 触发器最简单 寄存器是同步时序电路 写入 脉冲连到所有触发器时钟输入端 一 寄存器一 寄存器 缓冲寄存器是最简单的寄存器 在写入脉冲的作用 下 接收输入端的数据并送到输出端 缓冲寄存器是最简单的寄存器 在写入脉冲的作用 下 接收输入端的数据并送到输出端 1 电路 电路 175 D 数据端 数据端 Q 输出端 输出端 复位端 复位端 DR 2 原理 1 数据放到D端 原理 1 数据放到D端 2 CP上升沿到时 上升沿到时 Q随随D变化 新的信号不到 变化 新的信号不到 Q保持不变 可增加附加功能 如 保持不变 可增加附加功能 如 CC4076 除异步置 除异步置0外 还 有三态控制和保持功能 一位输入如图 外 还 有三态控制和保持功能 一位输入如图 由图知 由图知 时 时 三态门有输出 否则输出为高阻态 三态门有输出 否则输出为高阻态 LDA LDB 1时 时 装入数据 CP下降沿到来后 数据存入 触发器 装入数据 CP下降沿到来后 数据存入 触发器 LDA LDB 0时 时 触发器保持原态 以上两种都属并行输入 并行输出寄存器 触发器保持原态 以上两种都属并行输入 并行输出寄存器 0 B AENEN CC4076CC4076的逻辑图的逻辑图 以上两种都属并行 输入 并行输出寄 存器 以上两种都属并行 输入 并行输出寄 存器 二 移位寄存器二 移位寄存器 移位寄存器除了具有存储代码的功能外 还具有 移位功能 移位寄存器除了具有存储代码的功能外 还具有 移位功能 所谓移位功能 是指寄存器里存储的代 码在移位脉冲的作用下依次左移或右移 移位具有 运算功能 所谓移位功能 是指寄存器里存储的代 码在移位脉冲的作用下依次左移或右移 移位具有 运算功能 1 单向移位寄存器 单向移位寄存器 由边沿由边沿D触发器构成的四位单向移位寄存器 触发器构成的四位单向移位寄存器 1 电路 电路 2 原理 原理 如果数据为 如果数据为1011 四个脉冲过后 四个脉冲过后 Q3 Q2Q1Q1 1011 此时可并行输出 串行输出端出现第 一个数据 八个移 位脉冲过后 全部 数据输出 为右移 寄存器 此时可并行输出 串行输出端出现第 一个数据 八个移 位脉冲过后 全部 数据输出 为右移 寄存器 1101 0 0 0 0 1 0 0 0 0 1 0 01 1 0 1 1 0 1 0 101114 010113 001002 000111 000000 QQQQDCP 3210I 状态转换表状态转换表 4 波形图 波形图 2 双向移位寄存器 双向移位寄存器 同时具有接收 右移 左移 保持等逻辑功能 的多功能寄存器在计算机和数字系统中得到广泛 采用 同时具有接收 右移 左移 保持等逻辑功能 的多功能寄存器在计算机和数字系统中得到广泛 采用 由三个由三个 D 触发器和控制电路组成的触发器和控制电路组成的3 位双向移位寄存 器逻辑图 位双向移位寄存 器逻辑图 控制电路由控制电路由2 4 译码器构成 方式控制端操 作如下 译码器构成 方式控制端操 作如下 S1S0 00寄存器内容保持寄存器内容保持 S1S0 10寄存器内容左移寄存器内容左移 S1S0 01寄存器内容右移寄存器内容右移 S1S0 11寄存器接收数据 并行输入 寄存器接收数据 并行输入 以上各项操作均在时钟脉冲上升沿到来后有效以上各项操作均在时钟脉冲上升沿到来后有效 194A道理完全相同 只是用道理完全相同 只是用RS触发器 触发器 4位双向移位寄存器位双向移位寄存器74LS194A的逻辑图的逻辑图 用两片用两片7474LS194ALS194A接成接成8 8位位双向双向移位寄存器移位寄存器 Y M 8 N 2 S1S0 01寄存器内容右移寄存器内容右移 S1S0 11寄存器接收数据 并行输入 寄存器接收数据 并行输入 5 4 计数器 计数器是数字系统和计算机中广泛使用的逻辑器 件 计数器不仅用于对时钟脉冲进行计数 还用作分 频 定时 控制等 通常把作用于计数器的时钟脉冲 称为计数脉冲 用 CP 表示 计数器的分类方法很 多 按触发器状态是否同时改变分为 计数器是数字系统和计算机中广泛使用的逻辑器 件 计数器不仅用于对时钟脉冲进行计数 还用作分 频 定时 控制等 通常把作用于计数器的时钟脉冲 称为计数脉冲 用 CP 表示 计数器的分类方法很 多 按触发器状态是否同时改变分为 同步计数器同步计数器和和异 步计数器 异 步计数器 按计数过程中数字增减分为 按计数过程中数字增减分为 加法计数器加法计数器 减法 计数器 减法 计数器和和可逆计数器可逆计数器 按数字的编码方式分为 按数字的编码方式分为 二进制计数器 二二进制计数器 二 十进 制计数器和非二进制计数器 十进 制计数器和非二进制计数器 如环形计数器 扭环形 计数器等 按计数容量分为二 如环形计数器 扭环形 计数器等 按计数容量分为二进制计数器 十进制计数器 或其他进制计数器 进制计数器 十进制计数器 或其他进制计数器等 一个触发器只能计一位二进制数 多位计数器可 以由多级触发器组成 但应由低位向高位提供进 等 一个触发器只能计一位二进制数 多位计数器可 以由多级触发器组成 但应由低位向高位提供进 借借 位信号 位信号 一 同步计数器 1 同步二进制计数器 一 同步计数器 1 同步二进制计数器 1 同步二进制加法计数器 同步二进制加法计数器是在计数脉 冲驱动下 使计数器进行加 同步二进制加法计数器 同步二进制加法计数器是在计数脉 冲驱动下 使计数器进行加 1 计数 计数 状态变化顺序如表 由表知 最低位来一个时钟 翻转一次 其它位当低位全为1时 来时钟翻转 否则保持 所以可由 T触发器或T 触发器构成 状态变化顺序如表 由表知 最低位来一个时钟 翻转一次 其它位当低位全为1时 来时钟翻转 否则保持 所以可由 T触发器或T 触发器构成 000 111 011 101 001 110 010 100 000 Q2 Q1 Q0 由T触发器构成的三位同步二进制加法计数器电路结构由T触发器构成的三位同步二进制加法计数器电路结构 000 111 011 101 001 110 010 100 000 Q2 Q1 Q0 由图知 由图知 0 10 210 1T TQ TQQ 如果是如果是n位则位则 1 2 1 1 1 0 0121 0 niQ QQQQT T i j j iii 以上为驱动方程 输出方程 以上为驱动方程 输出方程 知道了知道了 T 触发器驱动方程通式 就可以很容易地 连接 触发器驱动方程通式 就可以很容易地 连接2n进制加法计数器 进制加法计数器 10ii CQ QQ 根据根据T触发器的特性方程 写出电 路状态方程 电路状态方程和状态图时序波形图 触发器的特性方程 写出电 路状态方程 电路状态方程和状态图时序波形图 加法计数器用作分频器 如上时序波形图看出 在周期性 加法计数器用作分频器 如上时序波形图看出 在周期性 CP 的驱动下 三 个触发器的输出信号的周期 分别是 的驱动下 三 个触发器的输出信号的周期 分别是 CP 周期的二倍 四 倍 八倍 周期的二倍 四 倍 八倍 Q0端的输出频率 是时钟频率的二分之一 称 为二分频 依此类推四分频 八分频 这种效应叫做 端的输出频率 是时钟频率的二分之一 称 为二分频 依此类推四分频 八分频 这种效应叫做 分频分频 经过 经过 n 级二进制计 数器 输出信号频率变为 级二进制计 数器 输出信号频率变为CP 频率的频率的 2n分之一 在 常用的电子钟表中 用频率为 分之一 在 常用的电子钟表中 用频率为 32768Hz 的晶体振荡 器产生 的晶体振荡 器产生 CP 经 经15 级二进制计数器分频 就得到周 期为 级二进制计数器分频 就得到周 期为 1 秒的信号 秒的信号 2 同步二进制减法计数器 同步二进制减法计数器 减法计数器的状态变化如表 低位状态全为 减法计数器的状态变化如表 低位状态全为0时 再来时钟 状态翻转 所以 电路结构类似加法计数器 由 时 再来时钟 状态翻转 所以 电路结构类似加法计数器 由T触 发器构成 只是 触 发器构成 只是 000 100 010 110 001 101 011 111 000 Q2 Q1 Q0 0 1210 1 0 1 1 2 1 iii i j j T TQQQQ Qin 由由JK触发器构成的同步二进制减法计数器如图 触发器构成的同步二进制减法计数器如图 不难想见 可逆的二进制计数器应如图 不难想见 可逆的二进制计数器应如图 M 0时做加法 时做加法 M 1时做减法 时做减法 C加到高位的加到高位的T 端 或进位或借位输出 端 或进位或借位输出 4 4位位同步二进制同步二进制 计数器计数器7416174161的的 逻辑图逻辑图与逻辑与逻辑 符号符号 3 典型同步二进制加法计数器 典型同步二进制加法计数器74161 原理 时 置0 时 工作 若 使门 4输出为1 门3输出为 门2输出为D 原理 时 置0 时 工作 若 使门 4输出为1 门3输出为 门2输出为D1 1 则 则 J D1 K K CP上升沿到 来时 上升沿到 来时 Q1 D1 即预置数 即预置数 若 若 EP 0 ET 1 则 则 Q1保持 与保持 与CP无关 无关 若 若 EP x ET 0 同样 同样J1 K1 0 Q1保持 但保持 但 C 0 若 若 EP ET 1 则JEP ET 1 则J1 1 K K1 1 Q Q0 0 CP到来时 Q CP到来时 Q1 1保持或翻 转 即计数 以后级 则J 保持或翻 转 即计数 以后级 则J i i K Ki i Q Qi 1 i 1Q Qi 2i 2 Q Q0 0 0DR 1DR 0LD 1LD 1LD 1LD 1 D 1 D 74161的功能表的功能表 2 同步十进制计数器2 同步十进制计数器 二进制码计数器宜作为机器内部的逻辑部件 为适 应人们习惯的十进制计数法 许多测量仪器中都用 二进制码计数器宜作为机器内部的逻辑部件 为适 应人们习惯的十进制计数法 许多测量仪器中都用 BCD码计数器 其中最常用的是码计数器 其中最常用的是 8421 BCD码 码 8421 BCD 码是用四位二进制码表示一位十进制数 因而 需用四个触发器组成一位十进制数计数器 下面以 码是用四位二进制码表示一位十进制数 因而 需用四个触发器组成一位十进制数计数器 下面以 8421 BCD 码加法计数器为例 说明这类计数器的组 成 码加法计数器为例 说明这类计数器的组 成 8421 BCD 加法计数器状态表 4个触发器有 16个 状 态 十进制计数器只选 用了其中的 10 个状态 因此有 加法计数器状态表 4个触发器有 16个 状 态 十进制计数器只选 用了其中的 10 个状态 因此有 6 个多余态 个多余态 就状态转移过程而言 S0转移到S9的过程中 十 进制计数器和二进制计数 器是相同的 不同之处在 于十进制计数器由S9返回 到S0 二进制计数器自S9 转移为S10 直到转移为 S15后 才返回到 就状态转移过程而言 S0转移到S9的过程中 十 进制计数器和二进制计数 器是相同的 不同之处在 于十进制计数器由S9返回 到S0 二进制计数器自S9 转移为S10 直到转移为 S15后 才返回到 S0 根据上述特点 只要改变S9的状态转移路径 就 可以组成十进制计数器 由上面的状态表知 十进制 计数器由S9转移为S0时 是 根据上述特点 只要改变S9的状态转移路径 就 可以组成十进制计数器 由上面的状态表知 十进制 计数器由S9转移为S0时 是1001 0000 原来是原来是 1001 1010 因而只有第1和3的驱动方程变化 因 此 因而只有第1和3的驱动方程变化 因 此 驱动方程和输出方程驱动方程和输出方程 状态图状态图 同步十进制加法计数器电路同步十进制加法计数器电路 典型电路典型电路74160 与与74161结构 功能完全相同 只 是为十进制 结构 功能完全相同 只 是为十进制 74160的时序波形图 的时序波形图 二 异步计数器二 异步计数器 所谓异步计数器是指作用于计数器内各触 发器的时钟脉冲不是来自于同一外接 所谓异步计数器是指作用于计数器内各触 发器的时钟脉冲不是来自于同一外接 CP 因 而各触发器不是同时变化 这种计数器的计 数速度慢 因 而各触发器不是同时变化 这种计数器的计 数速度慢 1 异步二进制计数器 M 21 异步二进制计数器 M 2n n 异步二进制计数器在做加 1 或减 1 计数 时 是采取从低位到高位逐位进位或借位的 方式工作的 因此 各个触发器不是同时翻 转的 M为计数器容量 异步二进制计数器在做加 1 或减 1 计数 时 是采取从低位到高位逐位进位或借位的 方式工作的 因此 各个触发器不是同时翻 转的 M为计数器容量 组成异步二进制计数器的各个触发器均连接成计 数方式 组成异步二进制计数器的各个触发器均连接成计 数方式 T 触发器触发器 如下图所示 如下图所示 所谓计数方式 就是使触发器进行所谓计数方式 就是使触发器进行 求反求反 操作 即 每一级触发器 实际上也只作 操作 即 每一级触发器 实际上也只作 求反求反 操作 只 是在前级进 操作 只 是在前级进 借借 位时才执行这种操作 进行加法计 数时 当前级 位时才执行这种操作 进行加法计 数时 当前级 Q 端为高电平时 预示将要进位 端为高电平时 预示将要进位 下降沿触发的触发器构成的加法计数器结构图 下降沿触发的触发器构成的加法计数器结构图 特点 全为特点 全为T 触发器 CP触发器 CP0 0 CP CP CPi Qi 1 i 0 1 n 1 1 加法计数器 加法计数器 000 111 011 101 001 110 010 100 000 Q2 Q1 Q0 因为下降沿触发 所以因为下降沿触发 所以CPi Qi 1 上升沿触发的触发器构成的加法计数器结构图 上升沿触发的触发器构成的加法计数器结构图 特点特点 全为全为T 触发器 CP触发器 CP0 0 CP CP CPI i 0 1 n 1 1i Q 000 111 011 101 001 110 010 100 000 Q2 Q1 Q0 由于触发器的输出信号相对于初始的由于触发器的输出信号相对于初始的 CP 的延迟 时间随级数增加而累加 故各级的输出信号不是同步 信号 因而叫做异步计数器 的延迟 时间随级数增加而累加 故各级的输出信号不是同步 信号 因而叫做异步计数器 下降沿触发的加法计数器时序图下降沿触发的加法计数器时序图 2 减法计数器 由于低位由 减法计数器 由于低位由0变变1时产生借位 和加法正相反 所 以时钟的取法也相反 下降沿触发的触发器 上升沿触发的触发器 时产生借位 和加法正相反 所 以时钟的取法也相反 下降沿触发的触发器 上升沿触发的触发器 10 ii CPCP CPQ 01 ii CPCP CPQ 下降沿动作的异步二进制减法计数器 原理原理 设初态为 0000 第八个时钟到来前 前三 位的J K 1 处于翻转状态 F 设初态为 0000 第八个时钟到来前 前三 位的J K 1 处于翻转状态 F3 3不变 第八个时钟到来 时 F 不变 第八个时钟到来 时 F1 1的翻转使F的翻转使F3 3翻转 由0111变为1000 第九个时 钟到来时 变为1001 第十个时钟到来时 F 翻转 由0111变为1000 第九个时 钟到来时 变为1001 第十个时钟到来时 F0 0 F F3 3 翻转 回到翻转 回到0000态 态 异步十进制加法计数器的典型电路 2 异步十进制计数器 异步十进制计数器 由异步二进制计数器为基础加以修改而成 由异步二进制计数器为基础加以修改而成 计数脉冲接CP计数脉冲接CP0 0 Q Q0 0输出 为二进制 计数脉冲接 CP 输出 为二进制 计数脉冲接 CP1 1 Q Q3 3 Q Q2 2 Q Q1 1输出 为五进制 计数脉冲接CP 输出 为五进制 计数脉冲接CP0 0 Q Q0 0接 CP 接 CP1 1 Q3 Q2Q1Q0输出 为十进制 S 输出 为十进制 S91 91S S9292 11 置9 R 11 置9 R01 01R R0202 11 置0 平时均为 11 置0 平时均为0 二 五 十进制异步计数器74LS90的逻辑图二 五 十进制异步计数器74LS90的逻辑图 典型电路典型电路74LS90 二 二 五五 十进制计数器十进制计数器 7490的逻辑符号的逻辑符号 异步计数器特点 电路简单 适用频率低 译码时有竞争冒险 异步计数器特点 电路简单 适用频率低 译码时有竞争冒险 Q A Q B Q C Q D CP 1 CP 2 S91S92R 01 R 02 74 LS 90 三 任意进制计数器三 任意进制计数器 成品多为二 十进制计数器 如需其它进制 则 可用已有计数器适当连接而成 已有为 成品多为二 十进制计数器 如需其它进制 则 可用已有计数器适当连接而成 已有为N进制计数 器 需得到 进制计数 器 需得到M进制计数器 可分进制计数器 可分MN两种情 况 两种情 况 1 MN的情况 必须用多片 若M N的情况 必须用多片 若M N1 1 N N2 2 则可采用 串行进位或并行进位方式 例 用 则可采用 串行进位或并行进位方式 例 用160设计设计100进制计数器 解 进制计数器 解 1 并行进位方式 并行进位方式 2 用串行进位 用串行进位 若M为素数 则用整体置0或者整体置数的方法 例 用 若M为素数 则用整体置0或者整体置数的方法 例 用160设计设计29进制计数器 进制计数器 1 用整体复位法 用整体复位法 2 整体置数法 整体置数法 若用若用161 则电路如图则电路如图 四 移位寄存器型计数器四 移位寄存器型计数器 1 环形计数器环形计数器 由由D触发器构成触发器构成 电路如下图 电路如下图 状态图 状态图 计数器特点 简单 状态利用率低 计数器特点 简单 状态利用率低 n 2n 不能自启动 不能自启动 2 扭环形计数器扭环形计数器 电路图 电路图 状态图 特点 状态利用率提高 状态图 特点 状态利用率提高 2n 2n 不能自启动 不能自启动 第五节第五节时序逻辑电路的设计方法时序逻辑电路的设计方法 一 同步时序逻辑电路的设计方法一 同步时序逻辑电路的设计方法 设计要求 原始状态图 状态表 最简状态图 状态表 二进制 状态表 输出函数 激励函数 逻辑电路图 状 态 简 化 状 态 分 配 触 发 器 选 型 自 启 动 检 查 例例1 用 用JK 触发器设计一个带进位输出的同步 六进制加法计数器 解 触发器设计一个带进位输出的同步 六进制加法计数器 解 1 确定状态 采用 确定状态 采用8421BCD码 六个状态 为 码 六个状态 为 S0 000 S1 001 S2 010 S3 011 S4 100 S5 101 用 用3个触发器 个触发器 2 列状态转换表列状态转换表 3 求驱动方程和输出方程求驱动方程和输出方程 XX01 0100 00 01 11 10 0 1 Q2 Q1Q0 的卡诺图的卡诺图 1 2 n Q 20201 1 2 QQQQQQ n 由卡诺图得由卡诺图得 为了保留为了保留Q2 XX00 1010 同理可得同理可得 00 01 11 10 0 1 Q2 Q1Q0 的卡诺图的卡诺图 1 1 n Q XX01 1001 00 01 11 10 0 1 Q2 Q1Q0 的卡诺图的卡诺图 1 0 n Q 0 1 0 QQ n 10102 1 1 QQQQQQ n XX10 0000 00 01 11 10 0 1 Q2 Q1Q0 02Q QC 输出方程 输出方程 C的卡诺图的卡诺图 1 202102 1 210101 1 00 n n n QQ Q QQ Q QQ Q QQ Q QQ 整个状态方程为整个状态方程为 把状态方程和把状态方程和JK触发器的特性方程 相比较 得驱动方程 触发器的特性方程 相比较 得驱动方程 1 00 01021 02012 KJ QKQQJ QKQQJ nnn QKQJQ 1 4 检查能否自启动检查能否自启动 根据状态或驱动方程检查根据状态或驱动方程检查 1 202102 1 210101 1 00 n n n QQ Q QQ Q QQ Q QQ Q QQ 1 00 01021 02012 KJ QKQQJ QKQQJ 110 111 111 000 所以能自启动 所以能自启动 20 CQ Q 1 00 01021 02012 KJ QKQQJ QKQQJ 5 画出电路图 根据驱动方程和输出方程画出电路 画出电路图 根据驱动方程和输出方程画出电路 例例2 设计一个串行数据检测器 连续输入3个或3个以 上的1时输出为 设计一个串行数据检测器 连续输入3个或3个以 上的1时输出为1 其它情况输出为其它情况输出为0 解 解 1 进行逻辑抽象 画出状态图 输入为x 输出为Y 没 输入1以前的状态为S 进行逻辑抽象 画出状态图 输入为x 输出为Y 没 输入1以前的状态为S0 0 输入一个1以后的状态为 S 输入一个1以后的状态为 S1 1 连续输入两个1以后 为S 连续输入两个1以后 为S2 2 连续输入3个或3个 以上1以后为S 连续输入3个或3个 以上1以后为S3 3 状态转换表如下 状态转换表如下 状态图如下状态图如下