I2C总线原理及应用实例.doc

I2C总线原理及应用实例来源I2C(InterIntegrated Circuit，内置集成电路总线)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管理。 1 I2C总线特点 I2C总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C总线占用的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。总线的长度可高达25英尺，并且能够以10 Kbps的最大传输速率支持40个组件。I2C总线的另一个优点是，它支持多主控(multimastering)， 其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。 2 I2C总线工作原理 2.1 总线的构成及信号类型 I2C总线是由数据线SDA和时钟SCL构成的串行总线，可发送和接收数据。在CPU与被控IC之间、IC与IC之间进行双向传送，最高传送速率100kbps。各种被控制电路均并联在这条总线上，但就像电话机一样只有拨通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中，I2C总线上并接的每一模块电路既是主控器（或被控器），又是发送器（或接收器），这取决于它所要完成的功能。CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路，确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。 I2C总线在传送数据过程中共有三种类型信号， 它们分别是：开始信号、结束信号和应答信号。 开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据。 结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据。 应答信号：接收数据的IC在接收到8bit数据后，向发送数据的IC发出特定的低电平脉冲，表示已收到数据。CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号，CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，由判断为受控单元出现故障。 目前有很多半导体集成电路上都集成了I2C接口。带有I2C接口的单片机有：CYGNAL的 C8051F0XX系列，PHILIPSP87LPC7XX系列，MICROCHIP的PIC16C6XX系列等。很多外围器件如存储器、监控芯片等也提供I2C接口。3 总线基本操作 I2C规程运用主/从双向通讯。器件发送数据到总线上，则定义为发送器，器件接收数据则定义为接收器。主器件和从器件都可以工作于接收和发送状态。 总线必须由主器件（通常为微控制器）控制，主器件产生串行时钟（SCL）控制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表示起始和停止条件。参见图1。图1 串行总线上的数据传送顺序 3.1 控制字节 在起始条件之后，必须是器件的控制字节，其中高四位为器件类型识别符（不同的芯片类型有不同的定义，EEPROM一般应为1010），接着三位为片选，最后一位为读写位，当为1时为读操作，为0时为写操作。如图2所示。 图2 控制字节配置 3.2 写操作 写操作分为字节写和页面写两种操作，对于页面写根据芯片的一次装载的字节不同有所不同。关于页面写的地址、应答和数据传送的时序参见图3。图3 页面写3.3 读操作 读操作有三种基本操作：当前地址读、随机读和顺序读。图4给出的是顺序读的时序图。应当注意的是：最后一个读操作的第9个时钟周期不是“不关心”。为了结束读操作，主机必须在第9个周期间发出停止条件或者在第9个时钟周期内保持SDA为高电平、然后发出停止条件。图4 顺序读 4 实例：X24C04与MCS-51单片机软硬件的实现 X24C04是XICOR公司的CMOS 4096位串行EEPROM，内部组织成5128位。16字节页面写。与MCS-51单片机接口如图5所示。由于SDA是漏极开路输出，且可以与任何数目的漏极开路或集电极 开路输出“线或”（wire-Ored）连接。上拉电阻的选择可参考X24C04的数据手册。下面是通过I2C接口对X24C04进行单字节写操作的例程。流程图及源程序如下：图5 X24C04与51单片机接口；名称：BSENT ；描述：写字节 ；功能：写一个字节 ；调用程序：无 ；输入参数：A ；输出参数：无 BSEND: MOV R2,#08H ；1字节8位 SENDA: CLR P3.2 ； RLC A ；左移一位 MOV P3.3,C ；写一位SETB P3.2 DJNZ R2,SENDA ；写完8个字节？ CLR P3.2 ；应答信号 SETB P3.3 SETB P3.2 RET 图6 流程图 5 结束语 在I2C总线的应用中应注意的事项总结为以下几点 : 1） 严格按照时序图的要求进行操作， 2） 若与口线上带内部上拉电阻的单片机接口连接，可以不外加上拉电阻。 3） 程序中为配合相应的传输速率，在对口线操作的指令后可用NOP指令加一定的延时。 4） 为了减少意外的干扰信号将EEPROM内的数据改写可用外部写保护引脚（如果有），或者在EEPROM内部没有用的空间写入标志字，每次上电时或复位时做一次检测，判断EEPROM是否被意外改写。 +/diagram/circuit/cid/137/cirid/19837基于DSP与CPLD的I2C总线接口的设计与实现上传者：Lamborghini浏览次数:86摘要：介绍了一种使用CPLD完成DSP芯片I2C总线接口的设计和实现方案，重点叙述了I2C核的设计思想。关键词：PWM SG3524 控制器带有I2C总线接口的器件可以十分方便地将一个或多个单片机及外围器件组成单片机系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于 连接线和连接引脚少，因此其构成的系统价格低、器件间总线连接简单、结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有 不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟。如今，为了提高系统的数据处理精度和处理速度，在家用电器、通讯设备及各类电子产品中已广泛应用DSP芯片。但大多数的尚未提供I2C总线接口，本文将介绍一种基于CPLD的已实现的高速DSP的I2C总线接口方案。图1 I2C总线接口电路结构点击放大1 I2C通信协议I2C总线是一种用于IC器件之间的二线制总线。它通过SDA(串行数据线)及SCL(串行同步时钟线)两根线在连到总线上的器件之间传送信息，通过软件寻址实现片选，减少了器件片选线的连接。CPU不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现 对硬件系统的扩展与控制。I2C总线接口电路结构如图1所示，I2C总线时序图如图2所示。I2C总线根据器件的功能通过软件程序使其可工作于发送(主)或接收(从)方式。总线上主和从(即发送和接收)的关系不是一成不变的，而是取决 于数据传送的方向。SDA和SCL均为双向I/O线，通过上拉电阻接正电源。当总线空闲时，两根线都是高电平。连接总线的器件的输出级必须是集电极或漏极 开路的，以具有线“与”功能。I2C总线的数据传送速率在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。在数据传送过程中，必须确认数据传送的开始和结束信号(也称启动和停止信号)。当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平则 定义为“开始”信号;当SCL为高电平时，SDA由低电平跳变为高电平则定义为“结束”信号。开始和结束信号都由主器件产生。在开始信号以后， 总线即被认为处于忙状态;在结束信号以后的一段时间内，总线被认为是空闲状态。在I2C总线开始信号后，依次送出器件地址和数据，I2C总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位(第9位)，也叫应答位(ACK)。从器件的响应信号结束后，SDA线返回高电平，进入下一个传送周期。2 设计方案本文以DSP芯片ADSP21992与时钟芯片PCF8583的控制接口为例，说明基于CPLD的I2C总线接口设计方案。ADSP21992是2003年最新推出的160MIPS、带CAN通信接口的适合于高精度工业控制和信号处理的高性能DSP芯片。它带有48K片内RAM、SPORT通信接口、SPI通信接口、8通道14位A/D转换器以及PWM等。PCF8583是一款带有256字节静态CMOS RAM的时钟/日历芯片。地址和数据严格按照双向双线制I2C总线协议传输。内置地址寄存器在每次读/写后自动递增。2.1 系统结构设计系统的基本功能是通过CPLD的I2C总线接口完成ADSP21992(主控芯片)与PCF8583的数据交换。系统框图如图3所示。系统主要由两个部分组成：一是DSP与CPLD的接口;另一是I2C核。为了能在DSP指定的时刻读/写PCF8583的数据，使用DSP的读 写信号、同步时钟和最高位地址控制数据的传输。最高位地址作为控制信号是因为DSP的I/O口比较少，必须优先供应给其它外设，因此用它来产生DSP提供 给I2C核的片选信号。而DSP的地址总线位数较多，最高位一般使用不到，这样正好可以充分利用资源。2.2 I2C核I2C核原理示意图如图4所示。整个I2C核由控制模块和I/O模块构成。其中，控制模块包括控制信号发生部分和时钟开关，I/O模块包括数据缓存和同步时钟缓存。当DSP的最高地址位出现一个有效信号时，便会使I2C核内的触发器产生一个全局使能信号EN?熏它将会启动时钟、计数器和其它控制信号，但数据不会出现交换。如果此时DSP的读/写同步产生，则会启动相应的读/写进程，进行数据传输。I2C核的关键技术是：用计数器和全局使能信号EN配合触发进程。由于I2C核的片选信号EN是由触发产生的，不能象电平信号一样由DSP的I/O控制，因此只能通过精确的计数器定时和读/写使能信号共同判别控制。读/写使能信号WR_EN/RD_EN也象EN那样由触发产生，因此也要用同样的方法判别。同步时钟的产生。从图2中可以看到，数据在同步时钟的高电平脉冲时必须保持稳定，如果此时发生变化将会被视为一个控制信号，而通信也会被中断。因此，同步时钟的高电平脉冲一定要在有效数据的中间出现。而所需的控制信号必须在同步时钟正脉冲的时候出现。对数据总线进行三态设置。因为SDA和DSP_DATA都是双向数据线，在写SDA和DSP_DATA的进程中必须设置高阻态，否则会出现数据线状态“不确定”。图5 I2C核工作时序图点击放大2.3 DSP与CPLD的接口模块根据DSP的时序，DSP与CPLD之间必须根据双方(ADSP21992和PCF8583)的时序制定一个握手协议。当读程序时，由于I2C 总线协议只能支持最高400kbit/s的传输速率，而DSP的同步时钟可达几十兆赫。因此，DSP必须等到I2C核把PCF8583的数据读到CPLD 后才能获得正确的数据(这里可以通过设立一个忙标志来实现)。而当写程序时，为了节约CPLD的资源(数据缓存特别占用资源)，可以设置DSP定时输出数 据给I2C核，让I2C核的一次只送一个数据。2.4 硬件设计此I2C核可外挂多个带有I2C总线接口的芯片，可以通过发送不同的器件地址来选择。SDA和SCL线必须接上拉电阻。此外，同步时钟不能太高，否则会影响数据传输的稳定性。2.5 时序(1)I2C核时序以写为例，I2C核时序如图5所示。(2)PCF8583时序PCF8583的数据是8bit一个存储单元，共256个字节，所以只需要8位地址，而且器件本身有两种寻址方式：一种是从指定地址开始递增寻址，另一种是从首地址开始递增寻址。两种寻址方式的时序是不一样的，如图6所示。图6 PCF8583时序图点击放大3 实现方法本系统是选用ALTERA公司CPLD7000S系列EPM7128S芯片，并基于MAXPLUSII开发的。I2C核采用VHDL语言编写， 使用SYNPLIFY 编译、综合，用AHDL绘成图表，用MAXPLUSII仿真和布局。DSP采用VISUAL DSP+2.0编写。最后分别通过JTAG口下载到芯片并联机调试成功。随着DSP芯片和I2C通信方式的广泛应用，它们之间的接口问题必须得到解决。本文提出的解决方案具有非常好的可移植性和产品开发能力。本系统 既可以作为一个单独的系统运行，又可以作为一个通信模块植入一个大系统中，而其中的I2C核又是一个可移植IP核。利用CPLD的逻辑可编程性，还可以在 其剩下的资源中再开发所需的逻辑器件，既能降低硬件成本又能大大减小系统主板的面积，使电路的设计更具灵活性。+/bbs/dispbbs.asp?boardid=105&id=9670新一代串行接口I2C总线陈志浩I2C总线是一种用于IC器件之间连接的二线制总线。它通过SDA（串行数据线）及SCL（串行时钟线)两根线在连到总线上的器件之间传送信息，并根据地址识别每个器件：不管是单片机、存储器、LCD驱动器还是键盘接口。1I2C总线的基本结构采用I2C总线标准的单片机或IC器件，其内部不仅有I2C接口电路，而且将内部各单元电路按功能划分为若干相对独立的模块，通过软件寻址实现片选，减少了器件片选线的连接。CPU不仅能通过指令将某个功能单元电路挂靠或摘离总线，还可对该单元的工作状况进行检测，从而实现对硬件系统的既简单又灵活的扩展与控制。I2C总线接口电路结构如图1所示。2双向传输的接口特性传统的单片机串行接口的发送和接收一般都各用一条线，如MCS51系列的TXD和RXD，而I2C 总线则根据器件的功能通过软件程序使其可工作于发送或接收方式。当某个器件向总线上发送信息时，它就是发送器(也叫主器件)，而当其从总线上接收信息时， 又成为接收器(也叫从器件)。主器件用于启动总线上传送数据并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件。I2C总线的控制完全由挂接在总线上的主器件送出的地址和数据决定。在总线上，既没有中心机，也没有优先机。总线上主和从(即发送和接收)的关系不是一成不变的，而是取决于此时数据传送的方向。SDA和SCL均为双向I/O线，通过上拉电阻接正电源。当总线空闲时，两根线都是高电平。连接总线的器件的输出级必须是集电极或漏极开路，以具有线“与”功能。I2C总线的数据传送速率在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。3I2C总线上的时钟信号在I2C 总线上传送信息时的时钟同步信号是由挂接在SCL时钟线上的所有器件的逻辑“与”完成的。SCL线上由高电平到低电平的跳变将影响到这些器件，一旦某个器 件的时钟信号下跳为低电平，将使SCL线一直保持低电平，使SCL线上的所有器件开始低电平期。此时，低电平周期短的器件的时钟由低至高的跳变并不能影响 SCL线的状态，于是这些器件将进入高电平等待的状态。当所有器件的时钟信号都上跳为高电平时，低电平期结束，SCL线被释放返回高电平，即 所有的器件都同时开始它们的高电平期。其后，第一个结束高电平期的器件又将SCL线拉成低电平。这样就在SCL线上产生一个同步时钟。可见，时钟低电平时 间由时钟低电平期最长的器件确定，而时钟高电平时间由时钟高电平期最短的器件确定。4数据的传送在数据传送过程中，必须确认数据传送的开始和结束。在I2C 总线技术规范中，开始和结束信号（也称启动和停止信号）的定义如图2所示。当时钟线SCL为高电平时，数据线SDA由高电平跳变为低电平定义为“开始”信 号；当SCL线为高电平时，SDA线发生低电平到高电平的跳变为“结束”信号。开始和结束信号都是由主器件产生。在开始信号以后，总线即被认为处于忙状 态；在结束信号以后的一段时间内，总线被认为是空闲的。I2C总线的数据传送格式是：在I2C 总线开始信号后，送出的第一个字节数据是用来选择从器件地址的，其中前7位为地址码，第8位为方向位(R/W)。方向位为“0”表示发送，即主器件把信息 写到所选择的从器件；方向位为“1”表示主器件将从从器件读信息。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主 器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8位(R/W)确定。在I2C 总线上每次传送的数据字节数不限，但每一个字节必须为8位，而且每个传送的字节后面必须跟一个认可位（第9位），也叫应答位（ACK）。数据的传送过程如 图3所示。每次都是先传最高位，通常从器件在接收到每个字节后都会作出响应，即释放SCL线返回高电平，准备接收下一个数据字节，主器件可继续传送。如果 从器件正在处理一个实时事件而不能接收数据时，（例如正在处理一个内部中断，在这个中断处理完之前就不能接收I2C总线上的数据字节）可以使时钟SCL线保持低电平，从器件必须使SDA保持高电平，此时主器件产生1个结束信号，使传送异常结束，迫使主器件处于等待状态。当从器件处理完毕时将释放SCL线，主器件继续传送。 当主器件发送完一个字节的数据后，接着发出对应于SCL线上的一个时钟（ACK）认可位，在此时钟内主器件释放SDA线，一个字节传送结束，而从器件的 响应信号将SDA线拉成低电平，使SDA在该时钟的高电平期间为稳定的低电平。从器件的响应信号结束后，SDA线返回高电平，进入下一个传送周期。I2C总线还具有广播呼叫地址用于寻址总线上所有器件的功能。若一个器件不需要广播呼叫寻址中所提供的任何数据，则可以忽略该地址不作响应。如果该器件需要广播呼叫寻址中提供的数据，则应对地址作出响应，其表现为一个接收器。5总线竞争的仲裁总线上可能挂接有多个器件，有时会发生两个或多个主器件同时想占用总线的情况。例如，多单片机系统中，可能在某一时刻有两个单片机要同时向总线发送数据，这种情况叫做总线竞争。I2C 总线具有多主控能力，可以对发生在SDA线上的总线竞争进行仲裁，其仲裁原则是这样的：当多个主器件同时想占用总线时，如果某个主器件发送高电平，而另一 个主器件发送低电平，则发送电平与此时SDA总线电平不符的那个器件将自动关闭其输出级。总线竞争的仲裁是在两个层次上进行的。首先是地址位的比较，如果 主器件寻址同一个从器件，则进入数据位的比较，从而确保了竞争仲裁的可靠性。由于是利用I2C总线上的信息进行仲裁，因此不会造成信息的丢失。6. I2C总线接口器件目前在视频处理、移动通信等领域采用I2C总线接口器件已经比较普遍。另外，通用的I2C总线接口器件，如带I2C总线的单片机、RAM、ROM、A/D、D/A、LCD驱动器等器件，也越来越多地应用于计算机及自动控制系统中。下面以目前在单片机系统中常用的带I2C接口的EEPROM芯片24LC01B为例，介绍I2C接口器件的基本应用。 24LC01B是内含1288位低功耗CMOS的EEPROM，具有工作电压宽（2.55.5V）、擦写次数多（大于10000次）、写入速度快 （小于10ms）等特点。图4为24LC01B的引脚图。图中A0、A1、A2是三条地址线，用于确定芯片的硬件地址。VDD和VSS分别为正、负电源。 SDA为串行数据输入/输出，数据通过这条双向I2C总线串行传送。SCL为串行时钟输入线。TEST为速度测试输出端，可接至VSS、VDD或保持开路状态。24LC01B中带有片内地址寄存器。每写入或读出一个数据字节后，该地址寄存器自动加1，以实现对下一个存储单元的读写。所有字节均以单一操作方式读取。为降低总的写入时间，一次操作可写入多达8个字节的数据。 图5是24LC01B在M51系列单片机中的一种应用实例，这里是利用8031的P1.0和P1.1分别作为24LC01B的串行时钟输入和串行数据 输入/输出，TEST端在这里没有使用，将其接地（VSS）。因系统中只用了这一个EEPROM芯片，故A0A2接地。只要P1.0和P1.1口串行时钟和数据符合前面介绍的I2 C总线的技术规范，即可实现对24LC01B的读写。带有I2C 总线接口的器件可十分方便地用来将一个或多个单片机及外围器件构成单片机系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连接引脚 少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连 接到总线上，也能很方便地确定总线的时钟。目前世界上采用的I2C总线有两个规范，它们分别是由荷兰飞利浦公司和日本索尼公司提出的。现在广泛采用的是飞利浦公司的I2C总线技术规范，它已成为被电子行业认可的总线标准。采用I2C技术的单片机以及外围器件已广泛应用于家用电器、通讯设备及各类电子产品中，而且应用范围将会越来越广。?+/yxcom/788922.htmlI2C总线驱动在嵌入式系统中的两种实现I2C总线(Inter-IC Bus)是一种通用的串行总线，是用于IC器件之间连接的二线制总线。他通过串行数据线(Serial Data Lines，SDL)及串行时钟线(Serial ClockLine，SCL)两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件。1 引 言一个或多个微控制器以及外围器件可以通过I2C总线接口非常方便的连接在一起构成系统。这种总线结构的连线和连接引脚少，器件间总线简单。结构 紧凑，因此其构成系统的成本较低；并且在总线上增加器件不会影响系统的正常工作，所有的I。C器件共用一套总线，因此其系统修改和可扩展性好。即使有不同 时钟速度的器件连接到总线上，时间同步机制也能够很方便地确定总线时钟，因此在嵌入式系统中得到了广泛的应用。 2 I2C总线原理21 I2C工作原理I2C总线是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据。每个连接到总线的器件都可以通过惟一的地址与主机通讯，主机可以 作为主机发送器或主机接收器。他是一个真正的多主机总线，如果两个或更多主机同时初始化，数据传输可以通过冲突检测和仲裁防止数据被破坏。串行的8位双向 数据传输位速率在标准模式下可达100 kbs，快速模式下可达400 kbs，高速模式下可达3.4 Mbs。连接到相同总线的IC数量只受到总线的最大电容400 pF限制。I2C总线在传送数据过程中共有3种特殊的电平变换情况，他们分别是：起始(start)、停止(stop)和响应(aek)。当SCL为高电平时，SDA由高电平向低电平跳变，这个表示起始条件；当SCL是高电平时，SDA线由低电平向高电平跳变表示停止条件。起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态，在停止条件的某段时间后总线被认为再次处于空闲状态。响应信号是指从机在接收到8b数据后，向主机发出特定的低电平脉冲，表示已收到数据。在响应的时钟脉冲期间，从机必须将SDA线拉低使他在这个 时钟脉冲的高电平期间保持稳定的低电平，主机收到应答信号后，根据实际情况做出是否继续传递信号的判断。若未收到应答信号，则判断为从机出现故障。 2.2操作时序I2C总线运用主从双向通讯。主机和从机都可以工作于接收和发送状态。总线必须由主机(通常为微控制器)控制，主机产生串行时钟(SCL)控 制总线的传输方向，并产生起始和停止条件。SDA线上的数据状态仅在SCL为低电平的期间才能改变，SCL为高电平的期间，SDA状态的改变被用来表示起 始和停止条件。具体时序见图1。3嵌入式系统中的I2C驱动的两种实现3.1 系统自带I2C寄存器的实现下面以armS3C4510B为例，给出基于寄存器方式的I2C驱动实现。S3C4510B内含一个I2C总线主控器，可方便地与各种带有I2C接口的器件相连。 I2C总线控制器有3个特殊功能寄存器：一个控制状态寄存器(I2CON)，一个预分频寄存器(I2CPS)和一个移位缓冲寄存器(I2CBUF)。通过 配置这些寄存器，可实现正确的I2C数据传输时序。下面分别给出读、写实现的实例。读操作：通过对控制状态寄存器(I2CC()N)写入OxlO发送启动码初始化串行I2C总线，然后总线控制器发送7位的从设备地址并通过移位缓冲寄存器发送读写控制位，接收器则在主控器的SCL脉冲期间通过将SDA线从高电平下拉到低电平作为应答信号。 写数据的操作 先设置控制状态寄存器的BF位(0x01)，然后写入数据到移位缓冲寄存器。移位缓冲寄存器无论是被读还是写，BF位均会自动清零。若要进行连续的读写操作，必须设置控制状态寄存器的ACK位(0x08)。读数据的操作 在设置控制状态寄存器的BF位以后，可以进行读数据的操作，当读写完最后一个字节时，可对ACK位进行复位通知发送器接收器读数据操作结束。在读写操作完成以后，可通过对I2CCON写入0x20生成结束码。3.2 以GPIO端口模拟I2C实现此方法是直接用armS3C4510的GPIO(GeneralPurpose InputOutput)引脚模拟I2C总线的时序来实现数据传输。S3C4510B提供了18个可编程的通用IO端口，用户可将每个端口配置为输入 模式、输出模式或特殊功能模式，由片内的特殊功能寄存器IOPMOD和IOPCON控制。控制IO口的特殊功能寄存器一共有3个：IOP-MOD，I0PCON和IOPDATA。IO口模式寄存器(IOP-MOD)用于配置P17P0的输入输出状态；IO口控制寄存器IOPCON用于配置端口P8P17的特殊功能，当这些端口用作特殊功能(如外部中断请求、外部中断请求应答、外部DMA请求或应答、定时器溢出)时，其工作模式由10PCON寄存器控制，而不再 由IOPMOD寄存器；IO口数据寄存器(IOPDATA)当配置为输入模式时，读取IO口数据寄存器IOPDATA的每一位对应输入状态，当配置为 输出模式时，写每一位对应输出状态。位17：O对应于18个I0引脚P17P0。下面用GPIO的pinO1脚进行I2C模拟，其中低位为SDA，高位为SCL。首先给出一些便于操作的宏定义：3.3 应用实例为arm外 挂PCF8563实现实时时钟控制。PCF8563是PHILIPS公司生产的具有I2C接口的低功耗CM()S实时时钟日历芯片。其最大总线速度为 400kbs，每次读写数据后，其内嵌的字地址寄存器器会自动产生增量。下面用模拟实现PCF8563的I2C实时时钟芯片的操作，有字节写读两种状 态，程序中从地址的读地址为0A3H，写地址为0A2H。首先使能I2C总线，然后对I2C总线进行开始操作，就绪之后，依次写人器件地址(即0xA2)，写入寄存器地址，再写人所设寄存器值。控制 状态寄存器1为0，控制状态寄存器2为0，秒寄存器为30，分钟寄存器45，小时寄存器为17，日寄存器为20，星期寄存器为0，月世纪寄存器为 88，年寄存器为6(即2006年8月20日17点45分30秒)。当程序运行一段时间(15分钟)后，依次读取寄存器，得到时间为2006年8月20日 18点OO分30秒。4 总 结本文给出了两种I2C驱动的实现方法。前者直接利用主机端自带的I2C总线控制器，通过配置一系列特殊寄存器实现I2C总线传输。这种方式适用 于一些本身包含I2C总线控制器的芯片，实现起来简单方便。后者则适用于主机端没有I2C控制器的情况。此时主机端只要有GPIO端口，就可利用其实现同 样的功能。在基于arm加Clinux的嵌入式视频监控产品中，同时将这两种方法做了具体的运用。其一的示例就是通过模拟的I2C总线，挂接PCF8563实时时钟芯片，并取得很好的实时效果。+/webfile/200810/htm/20071105_02.htmI2C总线原理与应用一.简介I2C(InterIntegrated Circuit)总线是一种由Philips公司开发的两线式串行总线，用于连接微控制器及其外围设备。I2C总线产生于在80年代，最初为音频和视频设 备开发。由于其简单性，如今方泛用于微控制器与各种功能模块的连接，可以说是学单片机的人，入门之后，必定要涉及到的。I2C 总线实际上已经成为一个国际标准在超过100 种不同的IC 上实现，而且得到超过50 家公司的许可，正因为其简单和应用广泛，因此其功能也越来不满足人们的要求，其速度也从原来的100Kbit/S，增加了快速模式，其速度达 400Kbit/S，再后来也增加了高速模式，其速度更达3.4Mbit/S。二.功能和特点I2C总线是一种用于IC器件 之间连接的双向二线制总线，所谓总线它上面可以挂多少器件，并且通个两根线连接，占用空间非常的小，总线的长度可高达25英尺，并且能够以10Kbps的 最大传输速率支持40个组件。它的另一优点是多主控，只要能够进行接收和发送的设备都可以成为主控制器，当然多个主控不能同一时间工作。I2C总线有两根信号线，一根为SDA（数据线），一根为SCL（时钟线）。任何时候时钟信号都是由主控器件产生。I2C总线在传送数据的过程中，主要有三种控制信号：起始信号，结不信号，应答信号起始信号：当SCL为高电平时，SDA由高电平转为低电平时，开始传送数据结束信号：当SCL为高电平时，SDA由低电平转为高电平时，结束数据传送应答信号：接收数据的器件在接收到8bit数据后，向发送数据的器件发出低电平信号，表示已收到数据。这个信号可以是主控器件发出，也可以是从动器件发出。总之由接收数据的器件发出。这些信号中，起始信号是必需的，结束信号和应答信号，都可以不要。三.基本操作下面我们以ATMEL公司的AT24C02来介绍I2C的基本操作AT24C02是美国ATMEL公司的低功耗CMOS串行EEPROM，它是内含2568bit存储空间，具有工作电压宽（2.55.5V）、擦写次数多（大于10000次）、写入速度快（小于10ms）等特点。他在系统中始终为从动器件。对AT24C02的操作主要有：字节读，字节写，页面读，页面写首先发送起始信号，如下图，起始信号后必须是控制字，控制字格式如下，其中高四位为器件类型识别符（不同的芯片类型有不同的定义，EEPROM一般应为1010），接着三位为片选，也就是三个地址位，最后一位为读写控制位，当为1(Input)时为读操作，为0(Output)时为写操作。控制字后就是相应的操作，读或写，一定不要结束，因为这个操作还没有完成，如果结束就等于放弃操作。先 来看写操作，写操作分为字节写和页面写两种操作，对于页面写根据芯片的一次装载的字节不同有所不同,AT24C02为8字节，每写一个字节后，地址自动加 1。关于页面写的地址、应答和数据传送的时序参见图3，字节写可以看成是只有一个字节的页面写，也就是写一个数据后停止。注意：写一次需要一定时间，一般 为10ms，要等侍这个操作完成。时序如下图：说明：对于AT24C02，在控制字后还必须写入地址，这个地址是以后读写的起始地址。读 操作有三种基本操作：当前地址读、随机读和顺序读。三种操作方法类似，只是读的数据个数不同，可连续读8个字节，图4给出的是顺序读的时序图,图中共读了 四个数据，需要注意的是当前的地址，如果不是想要的，可以用写操作，重新写入地址。非常重要的是，每读一个数据后，必须置低SDA，作为应答，否则，只能 读一个数据，后面的数据，因为收到不应答信号，AT24C02就会认为出错，停止操作。特别提醒的是，当SCL为低电平时，数据是可变的，因些只有SCL 为高电平时，才能读数。（相关时序，请看例程序的，读功能函数）四.例程序（51汇编，测试单片机为AT89C51，12M晶振）电路连接如图5，其中A0，A1，A2为地址线，本例中全部接地，因此全部为0。由于SCL和SDA为漏极开路输出，所以在使用时，需加上拉电阻。程 序功是将数据66H写入AT24C02地址单元00，数据88H写01单元，再将00单元读出放入单片机的40H单元，01单元读出放入41H单元，再将 其分别写入AT24C02的02和03地址单元，最后将00，02读出比较，01与03比较，如果相等，LED发光。以下是程序。可将本程序复制，编译 后，烧录后测试。 （程序看似复杂，其实很多功能是重复的）MCS51单片机汇编程序 SCL EQU P3.0 ;时钟 SDA EQU P3.1 ;数据 LED EQU P1.0 ;操作成功指示,低电平点亮 ORG 0X0000 LJMP MAIN ;启动功能函数，NOP用于满足AT24C02的速度要求START: CLR SCL ;先将SCL置低才改变SDA，以免误操作 NOP NOP SETB SDA NOP NOP SETB SCL NOP NOP CLR SDA NOP NOP RET ;结束功能函数STOP: CLR SCL ;先将SCL置低才改变SDA，以免误操作 NOP NOP CLR SDA NOP NOP SETB SCL NOP NOP SETB SDA NOP NOP RET ;应答函数ACK: CLR SCL ;先将SCL置低才改变SDA，以免误操作 NOP NOP CLR SDA ;发低电平应答 NOP NOP SETB SCL NOP NOP RET ;写一个字节 ;R2为要写的数据,R3为每字节的位数,这儿为8位 ;返回时C为应答信号,可以不理会这个值WRITE: MOV R3,#8 MO