计算机组成原理 复习资料.doc

复习资料第一章 计算机系统概论1计算机的产生 1945年, 美国数学家冯.诺依曼博士发表电子计算工具逻辑设计论文，提出二进制表达方式和存储程序控制计算机构想。 1946年, 美国宾西法尼亚大学研制成功世界上第一台电子数字计算机 ENIAC。重28吨，耗电150kW，占地170平米，用电子管18800个，每秒5000次加法。2 计算机发展的几个阶段：电子管计算机、晶体管计算机、集成电路计算机、大规模集成电路计算机、人工智能计算机。3 微处理器的发展：第一代（4位400 4、4位4040、8位8008）；第二代（8080、MC6800、6501、6502）；第三代（16位Intel8086，数据总线16位，地址总线20位，直接寻址范围1MB）；第四代（32位80386，32位数据总线和32位地址总线，寻址4GB）；第五代（奔腾P5）；第六代（P6，高速奔腾Pentium Pro），第七代（Itanium）。4 摩尔定律：微型计算机的发展是以微处理器的发展来表征的，微处理器的集成度每隔18个月就会翻一番，芯片的性能也随之提高一倍。5 计算机的分类：（用途划分）通用计算机和专用计算机；（信息形式和处理方式划分）数字计算机、模拟计算机和数字模拟混和计算机；（规模划分）巨型机、大型机、中型机、小型机、微型机和单片机。6 计算机的特点：快速性、通用性、准确性、逻辑性。7 计算机的应用：科学计算、实时控制、信息处理、计算机辅助技术（CAD、CAM、CAT、CAI）、办公自动化、家用电器、人工智能。8 计算机系统是由计算机硬件系统、软件系统以及通信网络组成的一个整体系统。9 计算机的五大组成部件：运算器、控制器、存储器、输入设备、输出设备。核心是运算器。10 存储单元：计算机中保存一个字节的8位触发器。每个单元对应编号称为存储单元地址。11 软件系统：为运行、维护、管理、应用计算机所编制的所有程序及文档的总和。分为 系统软件：包括操作系统（如DOS、Windows、OS/2、UNIX和NetWare等）、数据库管理系统、语言处理程序、服务性程序。 应用软件：为解决各实际问题而编制的程序。12 冯.诺依曼机具有如下基本特点： 计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成； 采用存储程序的方式，程序和数据放在同一存储器中，由指令组成的程序可以修改； 数据以二进制码表示； 指令由操作码和地址码组成； 指令在存储器中按执行顺序存放，由指令计数器指明要执行的指令所在的单元地址，一般按顺序替增； 机器以运算器为中心，数据传送都经过运算器。要点：二进制数制和按照程序顺序执行。13 虚拟机：通过配置软件扩展功能后形成的与实际机无关的机器。它将提供给用户的功能抽象出来，脱离了物理机。14 计算机的语言 自然语言：人类相互交流信息所用的语言 高级语言：一种和自然语言接近并能为计算机接受的语言 机器语言：执行高级语言程序需要先翻译成机器能执行的语言（由二进制代码表示的指令组成）。 汇编语言：符号式程序设计语言。15 数制之间的转换（如(0.8125)10=(0.1101)2）16 8086的内部结构图及其简要说明。 17 条件标志： 若SF=0，则运算结果为正；若SF=1，则运算结果为负。 若ZF=0，则运算结果不为0；若ZF=1，则运算结果为0。 若OF=1，则运算结果溢出；若SF=0，则运算结果未超出表示范围。 若CF=1，则运算结果的最高位产生了进位或借位；若CF=0，则运算结果未产生进位或借位。 若运算结果（低8位）中“1”的个数为偶数时候，PF=1；否则PF=0。18 控制标志 当中断允许标志IF=1时，CPU开中断，即CPU响应外设的中断请求；当IF=0时，CPU关中断，即CPU不响应外设的中断请求。 当跟踪标志TF=1时，CPU处于单步工作方式，即每执行完成一条指令后，CPU自动产生类型为1的中断，是程序单步执行；当TF=0时，则CPU处于连续工作方式。 方向标志DF：当DF0时，执行串操作指令后，变址寄存器自动递增，当DF1时，则动递减。即该标志可控制地址朝增加的方向或减少的方向改变。19存储单元地址：8086系统中，为了标识和存取每一个存储单元，给每个存储单元规定一个编号，这就是存储单元的物理地址（简称PA）。20物理地址的形成 8086CPU的地址线是20位的，这样最大可寻址空间应为220=1MB，其物理地址范围从00000HFFFFFH。而8086CPU寄存器都是16位的。那么，这1MB空间如何用16位寄存器表达呢？ 根据要求可把1M字节地址空间划成若干逻辑段。每个逻辑段必须满足两个条件： 逻辑段的起始地址（简称段首址）必须是16的倍数，这就使段首址的最低4位总为0，高16位正好装入一个段寄存器中； 逻辑段的最大长度为64K，这样某单元在段内的相对位置可用16位段内偏移地址表示。 由于CPU只设置了4个段寄存器，因此，CPU在当前某一时刻最多只能访问4个段，即当前代码段、当前堆栈段、当前数据段和当前附加数据段，它们的首址分别由CS、SS、DS、ES给出。 物理地址=16D*段地址+段内偏移地址PA（CS）左移4位 （IP） PA（SS）左移4位 （SP） PA（DS或ES）左移4位 该变量的偏移地址21堆栈是在主存中开辟的一片数据存储区，这片存储区采用的存储方式是一端固定，另一端堆活动。堆栈中数据的存取是遵循“ 先进后出”的原则。22 80X86 CPU有三种工作模式：实模式(Real Mode)、保护模式(Protected Mode)和系统管理模式SMM（System Management Mode）。23从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（B ）计算机。 A 并行 B 冯诺依曼 C 智能 D 串行24 冯诺依曼机工作的基本方式的特点是（B ）。A 多指令流单数据流 B 按地址访问并顺序执行指令C 堆栈操作 D 存贮器按内容选择地址25企事业单位用计算机计算、管理职工工资，这属于计算机的 应用领域。A科学计算 B数据处理C过程控制 D辅助设计解：答案为B。26微型计算机的发展以 技术为标志。A操作系统 B微处理器C硬盘 D软件解：答案为B。27存储器的存储容量一般以 为单位，一台微机的内存容量是128MB，应是 个这样的单位。解：答案为字节，128220字节。28总线一般可分为三类，它们分别是 ， 和 。解：答案为数据总线、地址总线、控制总线。第二章 运算方法和运算器1 计算机处理的数据分为两大类：数值数据和非数值数据。2 机器零：当数值足够小的时候，计算机会把其看成0值。3 判断溢出是否发生的检测方法：变型补码操作检测方法和单符号位操作检测方法4 逻辑数：不带符号的二进制数。5在定点二进制运算器中，减法运算一般通过（D ）来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器 D 补码运算的二进制加法器6运算器的核心功能部件是（B ）。 A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器7字符信息是符号数据，属于处理（大量非数值 ）领域的问题，国际上采用的字符系统是七单位的（ASCII）码。8数的真值变成机器码可采用原码表示法，反码表示法，（补码 ）表示法，（移码 ）表示法。9某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为_。A +（1 2-32） B +（1 2-31） C 2-32 D 2-3110将十进制数+107/128化成二进制数、八进制数和十六进制数(+107/128)10 = (+1101011/10000000)2 = (+0.1101011)2 = (+0.153)8 = (+6B)1611设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。A2127(1-223)B2129C2128(-21-223) D-212712一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 A 。尾数右移1位，阶码 B 。A增加B加113.若采用双符号位，则发生正溢的特征是：双符号位为（ B）。A、00 B、01 C、10 D、1114.下列数中，最小的数是（A）。A(101001)2B(52)C(2B)16D45 15.下列数中，最大的数是（D）。A(101001)2B(52)C(2B)16D45 16.下列数中，最小的数是（D）。A（111111）2B（72）C（2F）16D50 17.已知：X=0.0011，Y= -0.0101。（X+Y）补= ( A)。. . .18、若十进制数为37.25，则相应的二进制数是（ ）。（A）100110.01 （B）110101.01 （C） 100101.1 （D）100101.0119、若x反=1.1011，则x=（A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.101120、若采用双符号位补码运算，运算结果的符号位为10，则（）。（A）产生了负溢出（下溢） （B）产生了正溢出（上溢） （C）运算结果正确，为负数 （D）运算结果正确，为正数原码补码反码的运算：【例】已知x补=010011011 求x=？ x=08+ 17+ 06 + 05 +14 + 13 + 02 + 11 + 10=155 【例】已知x补=110011011 求x=？x=-18+ 17+ 06 + 05 +14+ 13 + 02 + 11 + 10 = -256+155=-1016原码一位乘法操作步骤：第三章 存储系统1 存储器分类： 按存储介质分类：半导体存储器和磁表面存储器 按存取方式分类：随机存储器和顺序存储器 按读写功能分类：只读存储器和随机存储器 按可保存性分类：非永久性和永久性存储器2 存储器的分级结构：三级存储器结构（快速缓冲存储器主存储器外存储器） 快速缓冲存储器 主存储器 外存储器3 主存储器的主要指标：存储容量、存取时间和存储周期。*4 Cache 目的：解决CPU和主存储器之间的速度匹配问题。 组成：小容量的SRAM和高速缓存控制器组成。 功能：将CPU当前快要用到的部分数据块由主存复制到容量小、速度快的SRAM 中,由SRAM向CPU直接提供它所需要的数据 。Cache存储器介于 CPU和主存之间，它的工作速度数倍于主存，全部功能由硬件实现。由于转换速度快，软件人员丝毫未感到Cache的存在，这种特性称为Cache的透明性。Cache内部是用同主存内部同样大小的块组成，故由于Cache存储容量小，所以块的数目少。在Cache中，每一块外加有一个标记，指明它是主存的哪一块的副本，所以该标记的内容相当于主存中块的编号。块内字节数与主存相同 基本原理：5 地址映像：为了把信息放到Cache存储器中，必须应用某种方法把主存地址定位到Cache中，称作地址映像。 直接映像方式 全相联映像方式：最灵活但成本最高的一种方式 组相联映像方式：直接映像和全相联映像方式的一种折衷方案。6 地址变换：在信息按照这种映像关系（采用硬件方法实现）装入Cache后，执行程序时应将主存地址变换成Cache地址，这个变换过程叫做地址变换。地址的映像和变换密切相关。7 替换策略 FIFO算法总是把一组中最先调入 cache存储器的字块替换出去，它不需要随时记录各个字块的使用情况，所以实现容易开销小。 LRU算法是把一组中近期最少使用的字块替换出去。这种替换算法需随时记录cache存储器中各个字块的使用情况，以便确定那个字块是近期最少使用的字块。LRU替换算法的平均命中率比FIFO要高，并且当分组容量加大时，能提高LRU替换算法的命中率。8 虚拟存储器：只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它是借助磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。有了虚拟存储器，用户无需考虑所编程序在主存中是否放得下或放在什么位置等问题。9 虚拟存储器位于主存-辅存的物理结构，由负责信息划分以及主存-辅存之间信息调动的辅助硬件和操作系统中的存储管理软件所组成的存储体系。10 管理方式：段式、页式、段页式。 段式：段是利用程序的模块化性质按照程序的逻辑结构划分成的多个相对独立部分。例如过程、子程序、数据表、阵列等。段作为独立的逻辑单位可以被其他程序段调用，这样就形成段间连接，产生规模较大的程序。 页式：页式管理系统的信息传送单位是定长的页，主存的物理空间也被划分为等长的固定区域，称为页面。新页调人主存也很容易掌握，只要有空白页面就可。它比段式管理系统的空间浪费要小得多。页式管理系统的缺点正好和段式管理系统相反，由于页不是逻辑上独立的实体，所以处理保护和共享都不及段式来得方便。 段页式：将段式和页式管理方式结合起来。 段页式将实际存储器机械等分成固定大小的页，程序则按模块分段，每段又分成与主存页面大小相同的页。段页式管理兼有段式和页式的优点。11 段页式虚拟存储器的基本思想 引入段页式管理的目的是为了获得分段在逻辑上的优点和分页在管理存储空间方面的优点。 用分段方法来分配和管理虚拟存储器。把作业的地址空间分成若干段，而每一段有自己的段名，把每一段分成若干页。 用分页方法来分配和管理实存。即把整个主存分成大小相等的存储块，可装入作业的任何一页。 逻辑地址结构。一个逻辑地址用三个参数表示：段号S；页号P；页内地址d。 段表、页表、段表地址寄存器。为了进行地址转换，系统为每个作业建立一个段表，并且要为该作业段表中的每一个段建立一个页表。系统中有一个段表地址寄存器来指出作业的段表起始地址和段表长度。 12存储保护主要包括两个方面存储区域保护和访问方式的保护。 13存储区域保护通常采用页表保护和键保护等方式。14对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓冲存储器 ）、（主存储器 ）、（外存储器 ）。15存储系统中加入chche存储器的目的是什么？有哪些地址映射方式，各有什么特点？答：Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度的不匹配。地址映射方式有：A.全相联映射方式，这是一种带全部块地址一起保存的方法，可使主存的一块直接拷贝到chche中的任意一行上，非常灵活；B.直接映射方式：优点是硬件简单，成本低，缺点是每个主存块只有一个固定的行位置可存放；C.组相联映射方式:它是前两者的折衷方案，适度的兼顾了二者的优点有尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。16计算机系统中的存贮器系统是指_。A RAM存贮器 B ROM存贮器 C 主存贮器 D cache、主存贮器和外存贮器17.CACHE有哪3种基本映象方式，各自的主要特点是什么？衡量高速缓冲存储器（CACHE）性能的最重要的指标是什么？（10分）答：Cache有三种映像方式：全相联映像方式，直接映像方式，多路组相联映像方式。全相联映像方式是指主存中任一个字（字块）可以写入Cache中的任何一个字（字块）中。其优点是有最大的灵活性。缺点是要确定读的信息是否在Cache中，必须用原本读主存的地址与整个Cacha每一个单元的标志字段比较，电路过于复杂，成本较高。直接映像方式是指主存的一个字（字块）只能映像到Cache的字和字块中。优点是要确定读的信息是否在Cache中时原本读主存的地址与标志字段比较的线路简单，成本低；缺点是Cache的使用缺乏灵活性，影响命中率。多路组相联映相方式是对全相联映相方式和直接映像方式的一种折中的处理方案。它与直接相联映像方式的区别在于每个主存字块可以从多个（例如2，4，8个，而不是一个）体中选择其一完成写入Cache的操作，它与全相联映像的类同之处是把一个主存字写进Cache时，可以在Cache的多个（而不是任何一个）个体中选择。既有较高的命中率，又使比较线路也不会太复杂。 衡量Cache性能的最重要的指标是命中率。18一个16K8位的存储器，其地址线和数据线的总和是_。DA48；B46；C17；D2219.计算机内存储器可以采用（A）。 A.RAM和ROM B.只有ROM C.只有RAM D.RAM和SAM 20全相联映像：就是让主存中的任何一个块均可以映像装入到Cache中任何一个块的位置上。21向量中断：是指那些中断服务程序的入口地址是由中断事件自己提供的中断。22指令周期：是指从取指令、分析取数到执行完该指令所需的全部时间。CPU周期：也叫机器周期，通常把一个指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。23. 设有一个具有20位地址和32位字长的存储器，问：（共10分）（1）该存储器能存储多少字节的信息？ （4分）（2）如果存储芯片由512K8位SRAM芯片组成，需要多少片？（4分）（3）需要多少位的地址作芯片选择？（2分）解：（1）存储器的容量：（4分） （22032）/8 = 4MB （2）需要芯片的数量： （1024K32）/（512K8）= 24 = 8片 （3）由于片选信号每次选中4片，8片需要两个片选信号，故需要1位地址用作芯片选择。（2分） 第四章80x86寻址方式及指令系统1 指令系统：微处理器所能执行的指令的集合。2 寻址方式：用计算机指令寻找操作数存放地址的方式。3 数据类型操作数： 立即数操作数：常量或常数。MOV AX, 0 寄存器操作数：指令所需操作数放在指定的寄存器中。MOV AX, BX 存储器操作数：指令中所需操作数放在指定存储器的存储单元中，而指定中的操作数提供存储单元的偏移地址。MOV AX, 1000H I/O操作数：指令所需操作数来源于I/O端口。OUT 21H, AX4 寻址方式 立即寻址方式：操作数直接放在指令之中。如 MOV AX， -6 寄存器寻址方式：操作数在指令指明的寄存器之中。MOV AX, BX 直接寻址方式：操作数的16位偏移地址EA紧跟在指令操作码之后。如MOV AX, BUFA 寄存器间接寻址方式：操作数放在存储器，而偏移地址EA放在寄存器。（寄存器的内容为操作数的偏移地址,其物理地址=段首址左移4位+偏移地址）如MOV AX, SI 寄存器相对寻址方式：操作数在寄存器中，偏移地址EA是指令中指明的寄存器内容与指令中给出的位移量X相加之和。如MOV AX, -6BX 基址变址寻址方式：操作数在存储器中，操作数的偏移地址EA是指令中指定的基址寄存器（BX,BP）的内容和变址寄存器（SI，DI）内容之和。如 MOV AX，BX+SI 相对基址变址寻址方式：操作数在存储器中，操作数的偏移地址EA是指令中指定的基址寄存器（BX,BP）的内容、变址寄存器（SI，DI）内容和位移量X三项之和。如 MOV AX，8BX+SI5 堆栈的存取必须以字为单位，所以PUSH和POP指令只能做字操作。6 中断向量：中断例行程序的入口地址。7 运行汇编所需程序：MASM.EXE、LINK.EXE、EXE2BIN.EXE、DEBUG.COM、EDIT.EXE。8 EEPROM是指（D ）。 A 读写存储器 B 只读存储器 C 闪速存储器 D 电擦除可编程只读存储器9主存贮器和CPU之间增加cache的目的是（A ）。A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量10机器指令与微指令之间的关系是（A ）。A用若干条微指令实现一条机器指令 B用若干条机器指令实现一条微指令C用一条微指令实现一条机器指令 D用一条机器指令实现一条微指令11单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（C ）。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式12 CPU存取出一条指令并执行该指令的时间叫（指令周期 ），它通常包含若干个（ CPU周期 ），而后者又包含若干个（ 时钟周期 ）。13指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。14指出下列8086指令中，源操作数和目的操作的寻址方式。(1) PUSH AX (2) XCHG BX，BP+SI(3) MOV CX，03F5H (4) LDS SI，BX(5）LEA BX，BX+SI (6) MOV AX，BX+SI+0123H(7) MOV CX，ES：BXSI (8) MOV SI，AX(9)XCHG AX,2000H解：源是寄存器直接寻址。目的是寄存器间接寻址。源是变址/基址寻址，目的是寄存器直接寻址。源是立即数寻址，目的是寄存器直接寻址。源是寄存器间接寻址。目的是寄存器直接寻址。源是变址/基址寻址，目的是寄存器直接寻址。源是变址/基址加偏移量寻址，目的是寄存器直接寻址。源是跨段的变址/基址寻址，目的是寄存器直接寻址。源是寄存器直接寻址。目的是寄存器间接寻址。源是存储器直接寻址。目的是寄存器直接寻址。15请按下面的要求写出相应的8086汇编指令序列。(1) 将1234H送入DS中(2) 将5678H与AX中的数相加，结果放在AX中。(3) 将DATAX和DATAY相加，其和放在DATAY中。(4) 将AX中的高4位变为全0。(5) 将AX中的低2位变为全1。解：MOV AX，1234H ；MOV DS，AXADD AX，5678HMOV AX，DATAX ADD DATAY，AXAND AX，0FFFHOR AX，0003H16设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由4M1位的RAM芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？解： 存储单元数为22416M16777216，故能存储16M字节的信息。 由于存储容量为16MB（8位字长），每4M字节需要4片（位并联方式），故需芯片数为16/4832片。 若用32片组成一个16M（8位字长），地址总线的低22位可直接连到芯片的A0-A21管脚，而地址总线的高2位（A22，A23）需要通过2：4线译码器进行芯片选择。存储器组成方案为位并联和地址串联相结合的方式。第五章 中央处理器1 中央处理器是控制计算机自动完成取出指令和执行指令任务的部件。它是计算机核心部件，通常简称为CPU。CPU主要由运算器、控制器和寄存器构成。2 CPU的4个基本功能： 指令控制 操作控制 时间控制 数据加工3 CPU中的主要寄存器 数据缓冲寄存器（DR）：暂时存放由内存读出或写入的指令或数据字 指令寄存器（IR）：保存当前正在执行的一条指令 程序计数器（PC）：确定下一条指令的地址 地址寄存器（AR）：保存当前CPU所访问的内存单元的地址 累加寄存器（AC）：最常使用的一个通用寄存器 状态条件寄存器（PSW）：保存由算术和逻辑指令的结果建立的各种条件码4 操作控制器在各寄存器之间建立数据通路（传送信息的通路）；操作控制器的功能: 就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。 硬布线控制器 微程序控制器5 时序产生器产生并发出计算机所需要的时序控制信号6 指令周期: CPU从内存取出一条指令并执行完这条指令的时间总和（取指时间执行指令时间）。7 CPU周期:又称机器周期（总线周期），CPU访问内存所花的时间较长，因此用CPU从内存读取一条指令字的所需的最短时间来定义8 时钟周期: 通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期T9计算机的协调动作需要时间标志，而且需要采用多级时序体制。而时间标志则用时序信号来体现。 10 硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。 主状态周期（指令周期）：包含若干个节拍周期，可以用一个触发器的状态持续时间来表示 节拍电位（机器周期）：表示一个CPU 周期的时间，包含若干个节拍脉冲 节拍脉冲（时钟周期）：表示较小的时间单位 11 微程序控制器中，时序信号则一般采用节拍电位-节拍脉冲二级体制。 12 控制方式： 同步控制方式：已定的指令在执行时所需的CPU周期（机器周期）数和时钟周期数都固定不变。例如采用完全统一的机器周期执行各种不同的指令 异步控制方式：控制器发出某一操作控制信号后，等待执行部件完成操作后发“回答”信号，再开始新的操作 联合控制方式：同步控制和异步控制相结合的方式13 计算机的工作过程可描述为：加电产生Reset信号执行程序停机停电。14 微程序控制的基本思想：按照通常的设计解题程序的思路，把操作控制信号编写成所谓的微指令，存放到一个只读存储器中。当机器运行时候，一条接一条地读出这些微指令，从而产生全机所需的各种操作控制信号，使相应部件执行所规定的操作。15 RISC的三个要素： (1)一个有限的简单的指令集； (2)CPU配备大量的通用寄存器； (3)强调对指令流水线的优化。16 主频是CPU的时钟频率，即CPU运算时的工作频率。17 外频是系统总线的工作频率，也即主板的工作频率。18 倍频是CPU外频和主频相差的倍数。19 常见的流水线形式有：指令流水线、算术流水线和处理机流水线。20 RISC精简指令系统计算机21.RISC是(A)的简称。A.精简指令系统计算机 B.大规模集成电路C.复杂指令计算机 D.超大规模集成电路22.CPU 中通用寄存器的位数取决于（B）。 A.存储容量 B.机器字长 C.指令的长度 D.CPU的管脚数 23.同步控制是(C) 。A.只适用于CPU控制的方式 B.只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行时间都相同的方式 24.异步控制常用于_作为其主要控制方式。 A.在单总线结构计算机中访问主存与外围设备时B.微型机的CPU控制中 C.组合逻辑控制的CPU中 D.微程序控制器中25第六章 汇编程序设计及高级汇编语言技术1 程序有顺序、循环、分支和子程序四种结构形式。第七章 总线系统1 总线的基本特性：物理特性、功能特性、电气特性。2 总线：概括讲就是一组进行互连和传输信息（指令、数据和地址）的信号线。3 总线传输信息的四种基本方式：串行传输、并行传输、复合传输和消息传输。4总线中的信号类型：地址总线AB、数据总线DB和控制总线CB。5 BUS上挂有多个智能部件，对总线的使用需要进行合理的分配和管理，有效防止争用系统总线，保证任一时刻只能有一个智能部件占用(控制)总线，这就是所谓的总线仲裁。6 为防止多个处理机同时控制总线，需要在总线上设立一个处理上述总线竞争的机构，按优先级次序，合理分配资源，这就是总线仲裁。7 对总线仲裁问题的解决是以优先级（优先权）的概念为基础的。8 通常有三种总线优先级技术：串联、并联和循环。9 总线通信协议：实现总线数据传输的定时规则。10 同步通信：所有的设备都从同一个公共的时钟信号中获得定时信息。特点：11 异步通信：在CPU和设备之间使用一个“握手”信号，去除了公共的时钟信号。特点： 根据握手信号的相互作用分为：非互锁、半互锁和全互锁。12 总线负载能力（驱动能力）：是指当总线接上负载（接口设备）后必须不影响总线输入/输出的逻辑电平。13 ISA（工业标准体系结构）总线：也称AT总线。16位数据宽度，最高工作频率8MHz，数据传输速率16MBps，地址线24条，寻址空间16MB。14 EISA（扩展工业标准结构）总线：数据宽度32位，工作频率7.3MHz，支持32位地址，寻址空间4GB地址空间，数据传输速率33MBps。15 VESA总线：16 PCI总线：17 AGP总线：18 RS-232C串行通信总线：19 通用串行总线USB：20 1394接口：21 层次化总线结构主要分为3个层次：微处理器总线（Host Bus）、局部总线（PCI为主）和系统总线（如ISA总线）。 微处理器总线提供了系统原始的控制、命令等信号以及与系统中各功能部件传输代码的最高速度的通路，以印制电路的形式分布在主板上微处理器周围。 局部总线（PCI）和系统总线（ISA）均是作为输入输出（I/O）设备接口与系统互连的扩展总线，其终端是两种不同的边缘接触型插座，PCI与ISA型I/O接口模块（卡）插入这些插座上就实现了这些扩展模块和系统的互连。 PCI总线是为了适应高速I/O设备的需求而产生的一个总线层次； ISA是为了延续老的低速I/O设备接口卡的寿命而保留的一个总线层次。22 系统总线最基本的任务就是传送数据，这里的数据包括程序指令、运算处理的数据、设备的控制命令和状态字及设备的输入输出数据。23异步通信与同步通信的主要区别是什么，说明通信双方如何联络。（5分）同步通信和异