计算机组成原理课程设计jsp.doc

计算机组成原理课程设计(Ver 3.1)杨宏雨 黄贤英 陈媛 计算机科学与工程学院2007年7月1、课程设计目的22、仪器设备23、基于微控器的模型机设计部分23.1、设计步骤23.2、准备知识43.3、设计内容4题目一：设计一个具有带进位加法和立即数寻址方式的模型机4题目二：设计一个具有带进位加法和条件跳转的模型机4题目三：设计一个具有循环左移功能的模型机4题目四：设计一个具有带借位减法和存储功能的模型机44、可编程逻辑器件设计部分44.1、设计步骤44.2、准备知识44.3、设计内容4题目五：利用CPLD设计一个并行加法器4题目六：阵列乘法器设计4题目七：硬联控制器设计45、具有中断处理功能的模型机设计45.1、设计内容45.2、准备知识45.3、设计步骤46、课程设计任务及要求47、考核办法48、参考资料49、附录4附录1（数据通路）：4附录2（系统连线参考图）4附录3（实验系统主要单元电路）4附录4（ispDesignEXPERT软件使用）4VIII.把设计适配到Lattice器件中4IX.层次化操作方法4计算机组成原理课程设计1、课程设计目的通过对一个简单计算机的设计，对计算机的基本组成，部件的设计、部件间的连接、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深的了解，在此基础上完成一台基本计算机的组成设计，从而加深对理论课程的理解，锻炼学生的独立思考和动手能力。2、仪器设备硬件环境为PC-386以上微机，西安唐都科教仪器公司的TDN-CM+计算机组成原理实验台。软件环境采用WINDOWS操作系统，西安唐都科教仪器公司的TDN-CM+计算机组成原理实验软件。3、基于微控器的模型机设计部分3.1、设计步骤设计一台完整的计算机，大致需按如下的顺序来考虑：(1) 确定设计目标确定所设计计算机的功能和用途。(2) 确定指令系统确定数据的表示格式、位数、指令的编码、类型、需要设计哪些指令及使用的寻址方式，并给出具体的编码，比如指令的操作码，地址码等的位数及各种编码的含义。(3) 确定总体结构（寄存器、加法器、选择器的设置与数据通路的设计）总体结构设计包含确定各部件设置以及它们之间的数据通路结构。在此基础上，就可以拟出各种信息传输路径，以及实现这些传输所需要的微命令。对于部件设置，比如要确定运算器部件采用什么结构，控制器是微程序控制还是硬联控制等。综合考虑计算机的速率、性能价格比、可靠性等要求，设计合理的数据通路结构，确定采用何种方案的内总线及外总线。数据通路不同，执行指令所需要的操作就不同，计算机的结构也就不一样。(4) 设计指令执行流程数据通路确定后，就可以设计指令系统中每条指令的执行流程。根据指令的复杂程度，确定每条指令所需要的机器周期数。对于微程序控制的计算机，根据总线结构，需考虑哪些微操作可以安排在同一条微指令中，哪些微操作不能安排在同一条微指令中。(5) 确定微程序地址确定后续微地址的形成方法，确定每个微程序地址及分支转移地址，画出微程序流程图。(6) 微指令代码化根据微指令格式，将微程序流程图中的所有微指令代码化。首先写出每个微地址以及该地址对应的微指令代码（共24位二进制信息），如下表所示：其中：微地址表示控制存储器的地址，后面的24位表示微指令。然后将每个微地址和对应的微指令转换成16进制，并写在一行，格式为：$M*，前面2个*表示该微指令的在微控制器中的地址，后面6个*表示该微指令代码。如上述表中的四条微指令写成：$M00018110：表示在控制存储器地址00h处的代码是018110h。$M0101ED82：表示在控制存储器地址01h处的代码是01ED82h。$M0200C048：表示在控制存储器地址02h处的代码是00C048h。$M0300E004：表示在控制存储器地址03h处的代码是00E004h。(7) 编写工作程序并代码化编写测试用的工作程序（注：测试程序要能覆盖设计的所有指令），并写出内存映像，用二进制表示。然后代码化用16进制来表示，格式为：$P*，前面2个*表示该内存的地址，后面2个*表示该地址的数据。例如：$P0044：表示在内存地址00h处的数据是44h。$P0146：表示在内存地址01h处的数据是46h。(8) 联机操作文件的建立为了从PC机下载工作程序和微程序，需要建立联机操作文件，该文件是普通的文本文件，扩展名为TXT，可用记事本来建立的，要求：a、 测试用的工作程序排在文件的前面，每个内存地址及代码占一行；b、 微指令代码排在文件的后面，每个微地址及微指令代码占一行；例如，下面是一个实验的文件(文件名：sample.txt)：$P0044$P0146$P0298$M00018108$M0101ED82$M0200C050(9) 连接实验线路根据附录2的线路图连接模型机实验线路。(10) 系统与PC机联机实验系统安装有一个标准的DB型9针RS-232C串口插座，使用配套的串行通信电缆分别插在实验系统及PC机的串口，即可实现系统与PC机的联机操作。(11) 下载工作程序和微程序使用唐都软件将工作程序和微程序下载到实验箱的内存和控制存储器中。其中，自带电源线的实验箱用NCMP53软件，启动软件后使用F4装载进行下载；外接电源线的实验箱用CMPP软件，启动软件后在菜单中选择转储/装载进行下载。(12) 调试（调试时用的测试数据要包括普通数据及临界点数据）在总调试前，先按功能模块进行组装和分调，因为只有各功能模块工作正常后，才能保证整机的正常运行。可以使用控制台命令SWA、SWB的不同取值，或使用联机软件检查内存程序是否正确，微程序是否正确。当所有功能模块都调试正常后，进入总调试。可以使用单步微指令方式执行工作程序，也可以直接使用连续方式执行程序。在执行过程中，可以通过联机软件的数据通路图查看信息在计算机中的传送路径，更有利于掌握数据的通路结构。这样也可以直接验证程序和微程序的正确性。如果运行结果不正确，需要返回来修改程序或微程序，每次修改后，需要重新完成第11步，将程序和微程序下载到实验箱中。3.2、准备知识微程序控制器的基本任务是完成当前指令的翻译和执行，即将当前指令的功能转换成可以控制硬件逻辑部件工作的微命令序列，以完成数据传输和各种处理操作。它的执行方法就是将控制各部件动作的微命令的集合进行编码，即将微命令的集合仿照机器指令一样，用数字代码的形式表示，这种表示称为微指令。这样就可以用一个微指令序列表示一条机器指令，这种微指令序列称为微程序。微程序存储在一种专用的存储器中，该存储器称为控制存储器。（1）TDN-CM+计算机组成原理实验台主要单元电路见附录三。（2）微程序控制电路微程序控制电路如图1所示。其中控制存储器采用3片2816E2PROM，具有电保护功能，微命令寄存器18位，用两片8D触发器(273)和一片4D(175)触发组成。微地址寄存器6位，用三片正沿触发的双D触发器(74)组成，它们带有清“0”端和预置端。在不判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。当T4时刻进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强制将某一触发器置为“1”状态，完成地址修改。在该实验电路中设有一个编程开关(位于实验板右上方)，它具有三种状态：PROM(编程)、READ(校验)、RUN(运行)。当处于“编程状态”时，学生可根据微地址和微指令格式将微指令二进制代码写入到控制存储器2816中。当处于“校验状态”时可以对写入控制存储器中的二进制代码进行验证，从而可以判断写入的二进制代码是否正确。当处于“运行状态”时，只要给出微程序的入口微地址，则可根据微程序流程图自动执行微程序。图中微地址寄存器输出端增加了一组三态门，目的是隔离触发器的输出，增加抗干扰能力，并用来驱动微地址显示灯。图1:微程序控制电路（3）微指令格式微指令字长共24位，其控制位顺序如下表所示：A字段B字段C字段151413选择121110选择987选择000000000001LDRi001RS-B001P(1)010LDDR1010RD-B010P(2)011LDDR2011RI-B011P(3)100LDIR100299-B100P(4)101LOAD101ALU-B101AR110LDAR110PC-B110LDPC表中uA0uA5为6位的下一条微指令的地址,A、B、C为3个译码字段,分别由三个控制位译码出多位。C字段中的P(1)P(4)是四个测试字位。其功能是根据机器指令及相应微代码进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行，其原理如图2所示。图中I7I2为指令寄存器的72位输出，SE5SE1为微控器单元微地址锁存器的强制端输出。AR为算术运算是否影响进位及判零标志控制位，其为零有效。B字段中的RS-B、R0-B、RI-B分别为源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令进行三个工作寄存器R0、R1及R2的选通译码，其原理图如图3所示，图中I0I3为指令积存器的第03位，LDRi为打入工作寄存器信号的译码器使能控制位。图2:指令译码电路图3: 寄存器译码（4）控制台为了向RAM中装入程序和数据,检查写入是否正确,并能启动程序执行,还必须设计三个控制台操作微程序。 存储器读操作(KRD):拨动总清开关CLR后，控制台开关SWB、SWA为00时，按START微动开关，可对RAM连续手动读操作。 存储器写操作(KDE)：拨动总清开关CLR后，控制台开关SWB、SWA置为01时，按START微动开关可对RAM进行连续手动写入。 启动程序：拨动总清开关CLR后，控制台开关SWB、SWA置为1l时，按START微动开关，即可转入到第01号“取址”微指令，启动程序运行。上述三条控制台指令用两个开关SWB、SWA的状态来设置，其定义如下：SWBSWA控制台指令00读内存(KRD)01写内存(KWE)11启动程序(RP)控制台操作微程序如图4所示：控制台操作为P(4)测试，它以控制台开关SWB、SWA作为测试条件，出现了三路分支，占用三个固定微地址单元。当分支微地址单元固定后，剩下的其他单元就可以一条微指令占用控制存储器一个微地址单元，其单元地址随意填写。注意：微程序流程图上的单元地址为八进制。图4控制台操作微程序流程图3.3、设计内容题目一：设计一个具有带进位加法和立即数寻址方式的模型机1、设计内容：设计一台具有输入、输出、带进位加法、存储和跳转功能的模型计算机，并写出工作程序和测试数据验证所设计的指令系统。2、设计要求所设计模型计算机的指令系统共包含五条机器指令：IN(输入)、OUT(输出)、ADC(带进位加法)、STA(存数)、JMP(无条件转移)，加法指令的寻址方式为立即数寻址。其中IN指令为单字长(8位)，其余为双字长指令。使用R0寄存器作为工作寄存器。提示：模型机的指令系统及指令格式如下(前4位为操作码)：助记符机器指令码说明INXXXX0000“INPUTDEVICE”中的开关状态R0ADCImmXXXX0000XXXXXXXXRO+Imm+cyR0STAaddrXXXX0000XXXXXXXXROaddrOUTaddrXXXX0000XXXXXXXXaddrLEDJMPaddrXXXX0000XXXXXXXXaddrPC立即数在机器指令码中以补码形式出现。题目二：设计一个具有带进位加法和条件跳转的模型机1、设计内容设计一台具有输入、输出、数据传送、带进位加法、条件跳转，停机功能的模型计算机，并写出工作程序和测试程序验证所设计的指令系统。2、设计要求所设计模型计算机的指令系统共包含六条机器指令：IN(输入)、ADC(带进位加法)、OUT(输出)、BZC(条件转移)、MOV(数据传送)、HALT(停机)，其中条件转移指令的寻址方式为直接寻址，其余指令的寻址方式为寄存器寻址。提示：模型机的指令系统及指令格式如下(前4位为操作码)：助记符号指令格式功能MOVrs,rdXXXXRsrdRsrdADCrs,rdXXXXRsrdRs+rd+cyrdBZCD00000000D当cy=1或z=1时，DPC否则，顺序执行INrdXXXX01RdInputDevicerdOUTrdXXXX10RdRdOutputDeviceHALTXXXX0000停机其中，rs为源寄存器，rd为目的寄存器，并规定：Rs或rd选定的寄存器000110R0R1R2题目三：设计一个具有循环左移功能的模型机1、设计内容设计一台具有输入、输出、数据传送、带进位加法，循环左移、停机等功能的模型机，并写出工作程序和测试程序验证所设计的指令系统。2、设计要求所设计模型计算机的指令系统共包含六条机器指令：IN(输入)、ADC(带进位加法)、OUT(输出)、RLC(循环左移)、MOV(数据传送)、HALT(停机)，各条指令的寻址方式为寄存器寻址，且都为单字节指令。提示：本模型机中各条指令的格式和功能如下：助记符号指令格式功能MOV rs，rdXXXXrsrdRsrdADC rs，rdXXXXrsrdRs+rd+cyrdRLCXXXXrsrdIN rdXXXX01rdInput DevicerdOUT rdXXXX10rdRdOutput DeviceHALTXXXX0000停机其中，rs为源寄存器，rd为目的寄存器，并规定：Rs或rd选定的寄存器000110R0R1R2题目四：设计一个具有带借位减法和存储功能的模型机1、设计内容设计一台具有输入、输出、数据传送、带进位减法，存数、取数等功能的模型机，并写出工作程序和测试程序验证所设计的指令系统。2、设计要求所设计模型计算机的指令系统共包含六条机器指令：IN(输入)、OUT(输出)、SBC(带借位减法)、LDA（取数）、STA（存数）、MOV(数据传送)，其中存数、取数指令的寻址方式为间接寻址。提示：本模型机中各条指令的格式和功能如下：助记符号指令格式功能MOV rs，rdXXXXrsrdRsrdADC rs，rdXXXXrsrdRs+rd+cyrdLDA D，rd000100rdD（D）rdSTA D，rd000101rdDRd（D）IN rdXXXX01rdInput DevicerdOUT rdXXXX10rdRdOutput Device其中，rs为源寄存器，rd为目的寄存器，并规定：Rs或rd选定的寄存器000110R0R1R24、可编程逻辑器件设计部分4.1、设计步骤采用ispDesignEXPERT软件来对可编程逻辑器件进行编程设计实现所需的数字系统功能一般要经过如下步骤：(1) 建立新工程(2) 输入原理图或硬件描述语言进行设计(3) 对源程序进行编译(4) 连接下载电缆(5) 将生成的JED文件下载到可编程逻辑器件中(6) 连接实验电路(7) 在实验板上验证所设计系统的逻辑功能4.2、准备知识PLD是可编程逻辑器件（ProgramableLogicDevice）的简称，PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。PLD能做什么呢？可以毫不夸张的讲，PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。当前应用广泛的有复杂可编程逻辑器件（CPLD）和现场可编程门阵列(FPGA)等。目前有多家公司生产CPLD/FPGA，最大的三家是：ALTERA，XILINX，Lattice。许多PLD公司都还提供免费试用软件，如Altera公司的Maxplus2（Baseline版或E+MAX版），Xilinx公司的WebPack，Lattice的ispDesignEXPERT等。实验系统中采用的器件是Lattice公司的ispLSI1032芯片，isp芯片具有“在系统可编程功能”，这种功能可随时对系统进行逻辑重构和修改，而且只需要一条简单的编程电缆和一台PC机就可以完成器件大编程。IspLSI1032芯片的等效逻辑门为6000门，具有128个宏单元，192个触发器和64个锁存器，共有84个引脚，ispLSI1032芯片的结构图如图5所示。图5ispLSI1032芯片结构图对该器件的逻辑系统设计是通过使用硬件描述语言或原理图输入来实现的，硬件描述语言有ABEL、VHDL等多种语言。实验系统中可采用ispDesignEXPERT软件来对可编程逻辑器件ispLS1032进行编程设计实现。IspDesignEXPERT可采用原理图或硬件描述语言或这两种方法的混合输入共三种方式来进行设计输入，并能对所设计的数字电子系统进行功能仿真和时序仿真。其编译器是此次软件所需要的熔丝图文件。该软件支持所有Lattice公司的ispLSI器件。下载电缆的连接方法如下：在打开PC机和实验系统的电源之前，将下载电缆的一端与PC机的并行口相连，另一端与TDN-CM+系统的ispLSI1032器件的编程接口相连。ispDesignEXPERT软件的使用见附录4。4.3、设计内容题目五：利用CPLD设计一个并行加法器1、设计内容使用大规模可编程逻辑器件CPLD设计实现一个4位并行进位加法器，并验证设计的正确性。2、设计要求采用ispDesignEXPERT软件来对可编程逻辑器件ispLSI1032进行编程设计，要求用原理图输入方式来进行设计输入，并对所设计的加法器进行功能和时序仿真，最后在西安唐都科教仪器公司的TDCM+计算机组成原理实验台上验证所设计器件的逻辑功能。提示：在实验台上进行逻辑功能验证时，可以借助使用INPUTDEVICE单元输入加数和被加数，进位输入可由SWITCHUNIT单元的一个开关来给出，可用总线单元的发光二极管来显示运算结果。题目六：阵列乘法器设计1、设计内容使用大规模可编程逻辑器件CPLD设计实现一个4*4位不带符号乘法器，并验证设计的正确性。2、设计要求采用ispDesignEXPERT软件来对可编程逻辑器件ispLSI1032进行编程设计，要求用VHDL语言编写功能描述程序，并对所设计的乘法器进行功能和时序仿真，最后在西安唐都科教仪器公司的TDCM+计算机组成原理实验台上验证所设计器件的逻辑功能。提示：对于一个4*4位二进制数相乘，有如下算式：在实验台上进行逻辑功能验证时，可以借助使用INPUTDEVICE单元输入乘数和被乘数，而相乘的结果可在OUTPUTDEVICE单元中的数码管中以十六进制形式显示。题目七：硬联控制器设计1、设计内容使用大规模可编程逻辑器件CPLD设计一个简单的硬联控制器，实现下面表中三条指令，用开关置不同的指令，触发时序，就可以实现不同的指令操作。指令码操作说明0 0INPUT DEVICE DR1将数据开关中的数打入工作寄存器DR2中，并由OUTPUT DEVICE中的数码管来显示0 1INPUT DEVICE DR2将数据开关中的数打入工作寄存器DR2中，并由OUTPUT DEVICE中的数码管来显示1 0DR1+DR2 OUTPUT DEVICE将运算器中DR1加DR2的运算结果打入输出单元OUTPUT DEVICE中的数码管并显示2、设计要求采用ispDesignEXPERT软件来对可编程逻辑器件ispLSI1032进行编程设计，要求用VHDL语言编写程序，并在西安唐都科教仪器公司的TDCM+计算机组成原理实验台上验证所设计器件的逻辑功能。提示：用CPLD设计此控制逻辑的功能描述，各控制信号在ispLSI1032中对应的引脚可参考如下：有三个部件需要控制：ALU、INPUTDEVICE和OUTPUTDEVICE。它们的控制信号由指令码I1、I0和时序信号T4、T3、T2、T1组合产生。编程所实现的功能就是根据这些输入信号产生实现不同的指令时这三个部件所需要的控制信号。下面连线图可供参考：5、具有中断处理功能的模型机设计5.1、设计内容在构成一台完整模型机的基础上，外扩一片8259接口芯片，完成中断处理功能。要求本模型机设计九条基本指令及三个控制台操作指令，各条指令的格式和功能如下：其中D为立即数，P为外设的端口地址：RS为源寄存器，RD为目的寄存器，并规定如下：Rs或rd选定的寄存器000110R0R1R2三个控制台指令用两个开关SWA、SWB的状态来设置，定义如下：SWBSWA控制台指令00读内存(KRD)01写内存(KWE)11启动程序(RP)5.2、准备知识8259芯片引脚分配如下图所示：l D7-D0为双向三态数据线。l 为片选信号线。l A0用来选择芯片内部不同的寄存器，通常接至地址总线的A0。l 为读信号线，为低电平有效，当其有效时，控制信息从8259芯片读至CPU。l 为写信号线，为低电平有效，当其有效时，控制信息从CPU写入至8259芯片。l /用来从程序/允许缓冲。l 为中断响应输入。l INT为中断输出。l IR0-IR7为八条外界中断请求输入线。l CAS2-CAS0为级连信号线、A0、D4、D3位的电平与8259芯片的操作关系如下表所示。A0D4D3操作01001100输入操作（读）IRR,ISR或中断级别-数据总线IMR-数据总线0001001X01XX111100000000输出操作（写）数据总线-OCW2数据总线- OCW3数据总线- OCW1数据总线- OCW1，ICW2, ICW3, ICW4XXXXXX1X1X01断开功能数据总线-三态（无操作）数据总线-三态（无操作）提示：根据指令系统要求，设计微程序流程及确定微地址，可参考下图所示：本设计需要端点保护，需设置一个堆栈，可设R2寄存器专门做堆栈指针。设计中CPU还需要一个INTA信号、ICF指令执行完成标志，可以由微代码中的M23、M24位来定义。将ALU的控制信号S3、S2、S1、S0简化为只有S1、S0控制，而ALU单元的S3、S2、S1、S0均由CPLD输出。LDDR2控制信号也简化掉。这样，微指令格式可按下表所示设计。其中，M24为ICF标志，M23为INTA信号，其为高电平有效，A字段原来的LDDR2由LDR2代替，R2-B代替B字段原RI-B。2423222120191817161514131211109 8 7654321ICFS1S0MCnWEA9A8ABCA5A4A3A2A1A0A字段B字段C字段151413选择121110选择987选择000000000001LDRi001RS-B001P(1)010LDDR1010RD-B010P(2)011LDR2011R2-B011P(3)100LDIR100299-B100P(4)101LOAD101ALU-B101AR110LDAR110PC-B110LDPC本设计还要增加中断响应，所以指令译码电路需重新设计。它们全部用一片CPLD芯片描述。相应的原理图如下所示：指令译码电路寄存器译码其中指令译码电路全由CPLD来描述。而寄存器译码是在LOGUNIT单元的译码电路的基础上，增加一个或门，即LOGUNIT单元输出的LDR2和微代码的LDR2（原微代码A字段的LDDR2位）相或后的输出LDR2，这个或门是由CPLD描述的。5.3、设计步骤（1） 用ABEL语言编写上述设计的中断响应及指令译码电路逻辑，其在CPLD的1032芯片中的相应引脚分配可参考下图。（2） 参考接线图如下图所示。接至SWITCHUNIT单元的SWB开关为中断请求信号，为高电平有效。（3） 根据微指令格式，参照微程序流程图，将每条微指令代码化，并编写一段机器指令。（4） 装入机器指令及微程序，运行程序，检验所设计的中断控制及指令系统。6、课程设计任务及要求1、任务：在一周内必须完成一道模型机部分题目和一道可编程逻辑器件设计题目。2、要求：1) 同学们在实验前应该认真准备实验。2) 每个题目完成后，回答实验指导老师的提问，由教师记录完成情况。3) 周末提交课程设计报告书，主要根据设计步骤的要求，写出每一步骤的结果。7、考核办法课程设计成绩评定的依据有课程设计报告书、具体完成情况、答辩情况及课程设计考勤登记表。具体评分细则为：参加实验：1分完成所要求的设计1分正确进行操作并回答问题1.5分课程设计报告书：1.5分实验结束由实验指导教师根据实验记录，算出成绩。4.8分5.5分及格5.6分6.3分中等6.4分7.1分良好7.2分以上优秀8、参考资料1、计算机组成与结构（第3阪）王爱英主编清华大学出版社2、计算机组成原理上机实验指导书重庆工学院3、9、附录附录1（数据通路）：数据通路结构框图附录2（系统连线参考图）复杂模型机实验接线图附录3（实验系统主要单元电路）图中虚线框内的线已在线路板上连好，虚线框上的信号线为引出线，在装置中可找到相应的丝印字。运算单元电路寄存器堆单元电路移位控制电路程序计数器与地址寄存器单元指令寄存器单元时序单元电路主存储器单元总线单元附录4（ispDesignEXPERT软件使用）1ispDesignEXPERTSystem的原理图输入启动ispDesignExpertSystem(按Start=Programs=LatticeSemiconductor=ispDesignEXPERTSystem菜单)创建一个新的设计项目选择菜单File。A. 选择NewProject.。B. 键入项目名c:userdemo.syn。C. 你可以看到默的项目名和器件型号:UntitledandispLSI5384V-125LB388。II. 项目命名A. 用鼠标双击Untitled。B. 在Title文本框中输入“DemoProject”,并选OK。III. 选择器件A. 双击ispLSIispLSI5384V-125LB388,你会看到ChooseDevice对话框(如下图所示)。B. 在ChooseDevice窗口中选择ispLSI1000项。C. 按动器件目录中的滚动条，直到找到并选中器件ispLSI1032E-70LJ84。D. 揿OK按钮，选择这个器件。IV. 在设计中增加源文件一个设计项目由一个或多个源文件组成。这些源文件可以是原理图文件(*.sch)、ABELHD文件(*.abl)、VHDL设计文件(*.vhd)、VerilogHDL设计文件(*.v)、测试向量文件(*.abv)或者是文字文件(*.doc,*.wri,*.txt)。在以下操作步骤中，你要在设计项目中添加一张空白的原理图纸。V. 从菜单上选择Source项。VI. 选择New.。VII. 在对话框中，选择Schematic(原理图)，并按OK。VIII. 选择路径:c:user并输入文件名demo.sch。IX. 确认后揿OK。X. 原理图输入你现在应该进入原理图编辑器。在下面的步骤中，你将要在原理图中画上几个元件符号，并用引线将它们相互连接起来。A. 从菜单栏选择Add,然后选择Symbol，你会看到如下图所示的对话框：B. 选择GATES.LIB库，然后选择G_2AND元件符号。C. 将鼠标移回到原理图纸上，注意此刻AND门粘连在你的光标上，并随之移动。D. 单击鼠标左键，将符号放置在合适的位置。E. 再在第一个AND门下面放置另外一个AND门。F. 将鼠标移回到元件库的对话框，并选择G_2OR元件。G. 将OR门放置在两个AND门的右边。H. 现在选择Add菜单中的Wire项。XI. 单击上面一个AND门的输出引脚，并开始画引线。XII. 随后每次单击鼠标，便可弯折引线(双击便终止连线)。XIII. 将引线连到OR门的一个输入脚。XIV. 重复上述步骤，连接下面一个AND门。XV. 添加更多的元件符号和连线A. 采用上述步骤，从REGS.LIB库中选一个g_d寄存器，并从IOPADS.LIB库中选择G_OUTPUT符号。B. 将它们互相连接，实现如下的原理图：XVI. 完成你的设计在这一节，通过为连线命名和标注I/OMarkers来完成原理图。当要为连线加信号名称时，你可以使用ispDesignEXPERT的特点，同时完成两件事-同时添加连线和连线的信号名称。这是一个很有用的特点，可以节省设计时间。I/OMarkers是特殊的元件符号，它指明了进入或离开这张原理图的信号名称。注意连线不能被悬空(dangling)，它们必需连接到I/OMarker或逻辑符号上。这些标记采用与之相连的连线的名字，与I/OPad符号不同，将在下面定义属性(AddAttributes)的步骤中详细解释。A. 为了完成这个设计，选择Add菜单中的NetName项。B. 屏幕底下的状态栏将要提示你输入的连线名，输入A并按Enter键，连线名会粘连在鼠标的光标上。C. 将光标移到最上面的与门输入端，并在引线的末连接端(也即输入脚左端的红色方块)，按鼠标左键，并向左边拖动鼠标。这可以在放置连线名称的同时，画出一根输入连线。D. 输入信号名称现在应该是加注到引线的末端。E. 重复这一步骤，直至加上全部的输入B,C,D和CK，以及输出OUT。F. 现在Add菜单的I/OMarker项。G. 将会出现一个对话框，请选择Input。H. 将鼠标的光标移至输入连线的末端(位于连线和连线名之间)，并单击鼠标的左键。这时回出现一个输入I/OMarker，标记里面是连线名。I. 鼠标移至下一个输入，重复上述步骤，直至所有的输入都有I/OMarker。J. 现在请在对话框中选择Output,然后单击输出连线端，加上一个输出I/OMarker。K. 至此原理图就基本完成，它应该如下图所示。XVII. 定义ispLSI器件的属性(Attributes)你可以为任何一个元件符号或连线定义属性。在这个例子中，你可以为输出端口符号添加引脚锁定LOCK的属性。请注意，在ispDesignEXPERT中，引脚的属性实际上是加到I/OPad符号上，而不是加到I/OMarker上。同时也请注意，只有当你需要为一个引脚增加属性时，才需要I/OPad符号，否则，你只需要一个I/OMarker.A. 在菜单条上选择Edit=Attribute=SymbolAttribute项，这时会出现一个SymbolAttributeEditor对话框。B. 单击需要定义属性的输出I/OPad.C. 对话框里会出现一系列可供选择的属性。D. 选择SynarioPin属性，并且把文本框中的*替换成4.E. 关闭对话框。F. 请注意，此时数字4出现在I/OPad符号内。XVIII. 保存以完成的设计从菜单条上选择File，并选Save命令。再选Exit命令。2关于ABEL语言这一节，你要建立一个简单的ABELHDL语言输入的设计，并且将其与上一节中完成的原理图进行合并，以层次结构的方式，画在顶层的原理图上。然后对这个完整的设计进行仿真、编译，最后适配到ispLSI器件中。现在我们就开始吧！I启动ispDesignEXPERTSystem如果你在上一节的练习后退出了ispDesignEXPERTSystem，点击Start=Programs=LatticeSemiconductor=ispDesignEXPERTSystem菜单，屏幕上你的项目管理器应该如下图所示。I. II建立顶层的原理图A. 仍旧选择1032E器件，从菜单条上选Source。B. 选择New.C. 在对话框中选Schematic，并按OK。D. 选择路径：c:user然后在文本框中输入文件名top.sch，并按OK。E. 现在你就进入了原理图编辑器。F. 调用上节中创建的元件符号。选择Add菜单中的Symbol项，这时会出现SymbolLibraries对话框，选择Local的库，你会注意到在下部的文本框中有一个叫demo的元件符号，这就是你在上一节中自行建立的元件符号。G. 选择demo元件符号，并放到原理图上的合适位置。II. 建立内含ABEL语言的逻辑元件符号现在你要为ABELHDL设计文件建立一个元件符号。只要知道了接口信息，你就可以为下一层的设计模块创建一个元件符号。而实际的ABEL设计文件可以在以后再完成。A. 在原理图编辑器里，选择ADD菜单里的NewBlockSymbol.命令。B. 这时候会出现一个对话框，提示你输入ABEL模块名称及其输入信号名和输出信号名。请按照下图所示输入信息：C. 当你完成信号名的输入，揿Run按钮，就会产生一个元件符号，并放在本地元件库中。同时元件符号还粘连在光标上，随之移动。D. 把这个符号放在demo符号的左边。E. 单击鼠标右键，就会显示SymbolLibraries的对话框。请注意abeltop符号出现在Local库中。F. 关闭对话框。你的原理图应该如下图所示：III. 完成原理图现在请你添加必需的连线，连线名称，以及I/O标记，来完成顶层原理图，使其看上去如下图所示。如果你需要帮助，请参考第二节中有关添加连线和符号的指导方法。当你画完后，请存盘再退出。IV. 建立ABEL-HDL源文件现在你需要建立一个ABEL源文件，并把它链接到顶层原理图对应的符号上。项目管理器使这些步骤简化了：A. 你当前的管理器应该如下图所示：B. 请注意abeltop左边的红色“?”图标。这意味着目前这个源文件还是个未知数，因为你还没有建立它。同时也请注意源文件框中的层次结构，abeltop和demo源文件位于top原理图的下面并且偏右，这说明它们是top原理图的底层源文件。这也是ispDesignEXPERTSystem项目管理器另外一个有用的特点。C. 为了建立所需的源文件，请选择abeltop，然后选择Source菜单中的New.命令。D. 在NewSource对话框中，选择ABEL-HDLModule并按OK。E. 下一个对话框会问你模块名，文件名，以及模块的标题。为了将源文件与符号相链接，模块名必须与符号名一致，而文件名没有必要与符号名一致。但为了简单，你可以给它们取相同的名字。按下图所示，填写相应的栏目：F. 按OK。你就进入了TextEditor，而且可以可见ABELHDL设计文件的框架已经呈现在你的面前。G. 输入下列的代码。确保你的输入代码位于TITLE语句和END语句之间。H. 当你完成后，选择File菜单中的Save命令。I. 退出文本编辑器。J. 请注意项目管理器中abeltop源文件左边的图标已经改变了。这就意味着你已经有了一个与此源文件相关的ABEL文件，并且已经建立了正确的链接。V. 编译ABELHDLA. 选择abeltop源文件。B. 在处理过程列表中，双击ReduceLogic过程。你会看到项目管理器在执行ReduceLogic过程之前，先去执行CompileLogic过程。当处理过程结束后，你的项目管理器应该如上图所示。VII.仿真你现在可以对整个设计进行仿真。为此，你需要一个新的测试矢量文件。在这个例子中你只需要修改当前的测试矢量文件。A. 双击demo.abv源文件，就会出现文本编辑器。B. 按照下图修改测试矢量文件：C. 完成后，存盘退出。D. 仍旧选择测试矢量源文件，双击FunctionalSimulation过程，进行功能仿真。E. 现进入SimulationControlPanel窗口。按Windows=WaveformViewer窗口，打开波形观测器准备查看仿真结果。F. 为了看波形，你必须在SimulationControlPanel窗口中按Debug钮，使SimulationControlPanel窗口进入Debug模式。G. 在AvailableSignals栏中选择CLK,TOPIN1,TOPIN2,TOPIN3和TOPOUT信号，并且按Monitor钮。这些信号名都可以在波形观测器中观察到。再按Run钮进行仿真，其结果如下图所示：H. 在步骤D中，如双击TimingSimulation过程，即可进入时序仿真流程，以下仿真步骤与功能仿真相同。VIII.把设计适配到Lattice器件中现在你已经完成了原理图和ABEL语言的混合设计及其仿真。剩下的步骤只是将你的设计放入LatticeispLSI/pLSI器件中。因为你已经在第一节中选择了器件，你可以直接执行下面的步骤:A. 在源文件窗口中选择ispLSI1032E-70LJ84器件作为编译对象，并注意观察对应的处理过程。B. 双击处理过程CompileDesign。这将迫使项目管理器完成对源文件的编译，然后连接所有的源文件，最后进行逻辑分割，布局和布线，将设计适配到所选择的Lattice器件中。C. 当这些都完成后，你可以双击ispDesignEXPERTCompilerReport，查看一下设计报告和有关统计数据。D. 祝贺!你现在已经完成了设计例子，并且掌握了ispDesignEXPE