pwm调整灯的亮度.doc

一实验原理学习PWM原理，用Verilog硬件描述语言设计PWM逻辑电路，实现PWM信号占空比可调，通过按键调整PWM信号的占空比，将此PWM信号输出驱动LED，观察不同占空比时LED的亮度如何变化。在实验箱上实现按键调整LED亮度，数码管显示PWM信号的占空比。二设计方案module cnt100(clr,clk,ctrl,q);/100计数器input clr,clk,ctrl;output7:0 q; reg7:0 q;wire new_clk=clk&ctrl;/ctrl为1时计数，为0时暂停always(posedge new_clk or negedge clr)/毫秒 if(!clr)begin q=8h50;end else if(q=8h99)q=0; else if(q=8h?9)q=q+4h7; else q=q+1b1;endmodulemodule debounce(clk,key_in,key_out);/按键去抖动/parameter width=0;input clk;input key_in;/width-1:0output key_out;reg dout1,dout2,dout3;assign key_out=(dout1&dout2&dout3);/两个D触发器，实现去抖动/若开关刚开始接低电平则为dout1&dout2&dout3always(posedge clk)begin /若开关刚开始接高电平则为dout1|dout2|dout3dout1=key_in; dout2=dout1; dout3= 26H17D7840) begin c=0;cko=!cko;end /50M的一半就是26H17D7840 else c=c+f;endendmodulemodule mux2(a1,a2,sel,out);input3:0 a1,a2;input sel;output3:0 out;assign out=sel?a2:a1;endmodulemodule pwm(clr,clk,data,led);/100进制计数器input clr,clk;input7:0 data; output led;reg7:0 q;assign led=(qdata)?1b1:0;always(posedge clk or negedge clr)/毫秒 if(!clr)begin q=8h00;end else if(q=8h99)q=0; else if(q=8h?9)q=q+4h7; else q=q+1b1;endmodulemodule scan(clk,q);input clk;output q;reg q;always (posedge clk) begin q=q+1b1; endendmodulemodule pwm_top(clr,clk,ctrl,a,b,c,d,e,f,g,sel,led);/定时计数器input clr,clk,ctrl;output a,b,c,d,e,f,g,sel,led;wire se,clkp,wctrl;wire3:0 din;wire7:0 q100;div_clk clk1(.cki(clk),.f(2d3),.cko(se), clk2(.cki(clk),.f(12d1000),.cko(clkp);debounce deb(.clk(clkp),.key_in(ctrl),.key_out(wctrl);/按键去抖动pwm pwm(.clr(clr),.clk(clkp),.data(q100),.led(led);/cnt100 cnt100(.clr(clr),.clk(se),.ctrl(wctrl),.q(q100);/100计数器scan scan(.clk(clkp),.q(sel);mux2 mux2(.a1(q1003:0),.a2(q1007:4),.sel(