计算机组成原理实验指导书--计算机科学与技术网络工程.doc

武汉工业学院计算机组成原理实验指导书适用专业：计算机科学与技术专业网络工程专业及相关专业制 定 人：蒋丽华教 研 室：计算机科学与技术教研室计算机科学与信息工程系2009 年12月前言计算机组成原理是计算机与信息工程系的一门核心专业基础课程。它从层次结构的观点和信息输入、处理和输出的顺序讲述计算机的结构及工作原理，使学生掌握计算机常用的逻辑器件、部件的原理、参数及使用方法，学习计算机设计中的入门性知识，以及简单、完备的单台计算机的基本组成原理，培养学生掌握硬件系统的分析、设计、开发、使用和维护的能力。本课程主要任务是通过学习能够使学生在已有的计算机知识的基础上，对计算机组成有一个较全面、系统的了解，提高学生的计算机硬件基本知识和基本理论和实际操作的能力。特别是通过学生实践，提高学生对计算机组成的认识，维护和应用技能。实验的验收将分为两个部分。第一部分是上机操作，包括检查程序运行和即时提问。第二部分是提交书面的实验报告。此外，针对以前教学中出现的问题，实验将采用每个实验逐个检查方式，每个实验都将应当在规定的时间内完成并检查通过，过期视为未完成该实验，不计成绩。以避免期末集中检查方式产生的诸多不良问题，希望同学们抓紧时间，合理安排，认真完成。实验要求及评分标准一、实验要求：在计算机组成原理的课程实验过程中，要求学生做到：1. 预习实验指导书有关部分，认真做好实验内容的准备，就实验可能出现的情况提前作出思考和分析。2. 仔细观察上机作时出现的各种现象，记录主要情况，作出必要说明和分析。3. 认真书写实验报告。实验报告包括实验目的和要求，实验情况及其分析。对需编程的实验，给出包含详细注释的源程序清单。4. 遵守机房纪律，服从辅导教师指挥，爱护实验设备。5. 实验课程不迟到。如有事不能出席，所缺实验一般不补。实验的验收将分为两个部分。第一部分是上机操作，包括检查程序运行和即时提问。第二部分是提交书面的实验报告（大作业）。为避免期末考试方式产生的诸多不良问题，希望同学们抓紧时间，合理安排，认真完成。二、评分标准：1. 没有正确的调试程序，最多只能得50分。2. 基本正确的调试程序，可以得60-70分。3. 能理解程序并给出详细注释，可得80分。4. 程序书写规范，遵守实验纪律，可得90分。5. 上述各项均做得比较好，可得100分。评分标准的满分为100分，所有的评分标准的下一项均建立在前一项已经满足的情况下。目 录实验一 4位二进制计数器实验实验二 存储器的读写实验三 PC与AR实验实验四 多路选择器实验实验五 加减器实验实验六 移位运算实验实验七 算术逻辑运算器实验实验八 寄存器堆实验附：实验电路结构图实验（一） 4位二进制计数器实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】1、熟悉VHDL语言的编写。 2、验证计数器的计数功能。【实验原理】设计一个4位二进制计数器，在时钟脉冲的作用下，完成计数功能，能在输出端看到0-9，A-F的数据显示。（其次要利用实验版提供的时钟自动显示）【实验步骤】1.1 顶层VHDL文件设计1.1.1 创建工程和编辑设计文件 首先建立工作库，以便设计工程项目的存储。任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹，此文件夹将被EDA软件默认为工作库（Work Library）。 在建立了文件夹后就可以将设计文件通过QuartusII的文本编辑器编辑并存盘，详细步骤如下： 1、 新建一个文件夹。利用资源管理器，新建一个文件夹,如：e : cnt4 。注意，文件夹名不能用中文。 2、输入源程序。打开QuartusII，选择菜单“File”“New”，在New窗中的“Device Design Files”中选择编译文件的语言类型，这里选“VHDL Files”（如图3-1所示）。然后在VHDL文本编译窗中键入VHDL程序。 图3-1 选择编辑文件的语言类型图3-2编辑输入设计文件（顶层设计文件SINGT.VHD） 图3-4利用“New Preject Wizard”创建工程 图3-5将所有相关的文件都加入进此工程3、文件存盘。选择“File”“Save As”，找到已设立的文件夹e : cnt4 ，存盘文件名应该与实体名一致，即cnt4.vhd。当出现问句“Do you want to create”时，若选“否”，可按以下的方法进入创建工程流程；若选“是”，则直接进入创建工程流程，创建工程流程如下:3.1.2 创建工程在此要利用“New Preject Wizard”创建此设计工程，即令cnt4.vhd为工程，并设定此工程一些相关的信息，如工程名、目标器件、综合器、仿真器等。步骤如下： 1、建立新工程管理窗。选择菜单“File”“New Preject Wizard”，即弹出工程设置对话框（图3-4）。点击此框最上一栏右侧的按钮“”，找到文件夹e : cnt4 ，选中已存盘的文件cnt4.vhd（一般应该设定顶层设计文件为工程），再点击“打开”，即出现如图3-4所示设置情况。其中第一行表示工程所在的工作库文件夹；第二行表示此项工程的工程名，此工程名可以取任何其它的名，通常直接用顶层文件的实体名作为工程名，第三行是顶层文件的实体名。2、将设计文件加入工程中。然后点击下方的“Next” 按钮，在弹出的对话框中点击“File”栏的按钮，将此工程相关的所有VHDL文件加入进此工程(如果有的话)，即得到如图3-5所示的情况。工程的文件加入的方法有两种：第1种是点击右边的“Add All”按钮，将设定的工程目录中的所有VHD文件加入到工程文件栏中；第2种方法是点击“”按钮，从工程目录中选出相关的VHDL文件。3、选择仿真器和综合器类型。点击图3-5的“Next”按钮，这时弹出的窗是选择仿真器和综合器类型的，如果都是选默认的“NONE”，表示都选QuartusII中自带的仿真器和综合器，因此，在此都选默认项“NONE”。4、选择目标芯片。再次点击“Next”，选择目标芯片。首先在“Family”栏选芯片系列，在此选“Cyclone”系列，并在此栏下选“Yes”，即选择一确定目标器件。再按键“Next”，选择此系列的具体芯片：EPIC6Q240C8（图3-6），按键“Next”后，弹出工程设置统计窗口，以上列出了此项工程的相关设置情况。5、结束设置。最后按键“Finish”，即已设定好此工程（图3-7），此工程管理窗主要显示工程项目的层次结构。 图3-6选择此系列的具体芯片 图3-7 cnt4的工程管理窗 图3-8 选定目标器件3.1.3 编译前设置在对工程进行编译处理前，必须作好必要的设置。具体步骤如下：1、选择目标芯片。目标芯片的选择也可以这样来实现：选择“Assignmemts”菜单中的“settings”项，在弹出的对话框中选“Compiler Settings” 项下的Device，首先选目标芯片：EPIC6Q240C8（此芯片已在建立工程时选定了），也可以在（图3-8）“Available devices”栏分别选“Package”：PQFP；“Pin count”：240；“Speed”：8，来选芯片。2、选择目标器件编程配置方式。由图3-8中的按钮“Device & Pin Options”进入选择窗，首先选择“Configuration”项，在此框的下方有相应的说明，在此可选Configuration方式为Active Serial，这种方式指对专用配置器件进行配置用的编程方式，而PC机对此FPGA的直接配置方式都是JTAG方式。“Configuration device”项，选择配置器为EPCS1或EPCS4（根据实验系统上目标器件配置的EPCS芯片决定如图3-9所示）。3、选择输出配置。在图3-9窗的“Programming Files”窗，可以选Hexadecimal（Intel-Format）output File，即产生下载文件的同时，产生2进制16进制配置文件fraqtest.hexout，可用于单片机与EPROM构成的FPGA配置电路系统。 图3-9 选择配置器件和配置方式 图3-10 输出文件.hexout设置3.1.4 编译及了解编译结果QuartusII编译器是由一系列处理模块构成的，这些模块负责对设计项目的检错，逻辑综合和结构综合。即将设计项目适配进FPGA/CPLD目标器中，同时产生多种用途的输出文件，如功能和时序仿真文件，器件编程的目标文件等。编译器首先从工程设计文件间的层次结构描述中提取信息，包括每个低层次文件中的错误信息，供设计者排除，然后将这些层次构建产生一个结构化的以网表文件表达的电路原理图文件，并把各层次中所有的文件结合成一个数据包，以便更有效地处理。下面首先选择Processing菜单的“Start Compilation”项，启动全程编译。注意这里所谓的编译（Compilation）包括QuartusII对设计输入的多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件与编程配置文件）生成，以及基于目标器件的工程时序分析等。如果工程中的文件有错误，在下方的Processing处理栏中会显示出来。对于Processing栏显示出的语句格式错误，可双击此条文，即弹出vhdl文件，在闪动的光标处（或附近）可发现文件中的错误。再次进行编译直至排除所有错误。我们会发现在Processing处理栏，编译后出现如下错误信息： Error:Node instance u1 instabtiates undefined entity DATAROM3.1.5 仿真及芯片编程Programming（配置configuration）记录结果。生成时序仿真文件，记录结果，下载到FPGA芯片上观察并记录结果。【实验报告】 (1)实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论及总结。实验二 存储器的读写1、 FPGA中LPM_ROM定制与读出实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】1、掌握FPGA中lpm_ROM的设置，作为只读存储器ROM的工作特性和配置方法。2、用文本编辑器编辑mif文件配置ROM，学习将程序代码以mif格式文件加载于lpm_ROM中；3、在初始化存储器编辑窗口编辑mif文件配置ROM； 4、验证FPGA中mega_lpm_ROM的功能。【实验原理】ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。CPU中的重要部件，如RAM、ROM可直接调用他们构成，因此在FPGA中利用嵌入式阵列块EAB可以构成各种结构的存储器，lpm_ROM是其中的一种。lpm_ROM有5组信号：地址信号address 、数据信号q 、时钟信号inclock、outclock、允许信号memenable，其参数都是可以设定的。由于ROM是只读存储器，所以它的数据口是单向的输出端口，ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。图3-1-1中的lpm_ROM有3组信号：inclk输入时钟脉冲；q23.0lpm_ROM的24位数据输出端；a5.0lpm_ROM的6位读出地址。实验中主要应掌握以下三方面的内容：（1）lpm_ROM的参数设置； （2）lpm_ROM中数据的写入，即LPM_FILE初始化文件的编写；（3）lpm_ROM的实际应用，在GW48_CP+实验台上的调试方法。【实验步骤】（1）用图形编辑，进入mega_lpm元件库，调用lpm_rom元件，设置地址总线宽度address和数据总线宽度q，分别为6位和24位,并添加输入输出引脚，如图3-1-1设置和连接。（2）设置图3-1-1为工程。（3）在设置lpm_rom数据参数选择项lpm_file的对应窗口中（图3-1-2），用键盘输入lpm_ROM配置文件的路径（rom_a.mif），然后设置在系统ROM/RAM读写允许，以便能对FPGA中的ROM在系统读写。(4)用初始化存储器编辑窗口编辑lpm_ROM配置文件（文件名.mif）。这里预先给出后面将要用到的微程序文件：rom_a.mif 。rom_a.mif中的数据是微指令码（图3-1-3）。（5）全程编译。（6）下载SOF文件至FPGA，改变lpm_ROM的地址a5.0，外加读脉冲，通过实验台上的数码管比较读出的数据是否与初始化数据(rom_a.mif中的数据)一致。注，下载sof示例文件至实验台上的FPGA，选择实验电路模式仍为NO.0，24位数据输出由数码8至数码3显示，6位地址由键2、键1输入，键1负责低4位，地址锁存时钟CLK由键8控制，每一次上升沿，将地址锁入，数码管8/7/6/5/4/3将显示ROM中输出的数据。发光管8至1显示输入的6位地址值。图3-1-1 lpm_ROM的结构图图3-1-2 设置在系统ROM/RAM读写允许图3-1-3 rom_a.mif中的数据（7）打开QuartusII的在系统存储模块读写工具，了解FPGA中ROM中的数据，并对其进行在系统写操作（图3-1-4）。图3-1-4 在系统存储模块读写【实验要求】 (1)实验前认真复习LPM-ROM存储器部分的有关内容。 (2)记录实验数据，写出实验报告及总结，给出仿真波形图。 (3)通过本实验，对FPGA中EAB构成的LPM-ROM存储器有何认识，有什么收获？2FPGA中LPM_RAM读写实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】1、了解FPGA中RAMlpm_ram_dq的功能， 2、掌握lpm_ram_dq的参数设置和使用方法，3、掌握lpm_ram_dq作为随机存储器RAM的工作特性和读写方法。【实验原理】在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq的结构如图3-2-1。数据从ram_dp0的左边D7.0输入，从右边Q7.0输出，R/W为读/写控制信号端。数据的写入：当输入数据和地址准备好以后，在inclock是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。数据的读出：从A7.0输入存储单元地址，在CLK信号上升沿到来时，该单元数据从Q7.0输出。R/W读/写控制端，低电平时进行读操作，高电平时进行写操作；CLK读/写时钟脉冲； DATA7.0RAM_dq0的8位数据输入端；A7.0RAM的读出和写入地址； Q7.0RAM_dq0的8位数据输出端。【实验步骤】（1）按图3-2-1输入电路图。并进行编译、引脚锁定、FPGA配置。（2）通过键1、键2输入RAM的8位数据（选择实验电路模式1），键3、键4输入存储器的8位地址。键8控制读/写允许，低电平时读允许，高电平时写允许；键7（CLK0）产生读/写时钟脉冲，即生成写地址锁存脉冲，对lpm_ram_dq进行写/读操作。（3）注意，lpm_ram_dq也能加入初始化文件（这里是5_ram.mif ,是后面将要用到的模型CPU执行微程序文件），注意此文件加入的路径表达和文件表达（3-2-2）： ./ 5_ram.mif ,（后缀mif要小写）；同时择在系统读写RAM功能，RAM的ID名取为：ram1。注，验证程序文件在DEMO5_lpm_ram目录，工程名是ram_dp1.bdf，下载ram_dp1.sof至实验台上的FPGA，选择实验电路模式为NO.1，按以上方式首先进行验证实验。首先控制读出初始化数据，与载入的初始化文件ram_dp1.mif中的数据进行比较，然后控制写入一些数据，再读出比较。使用在系统读写RAM的工具对其中的数据进行读写操作（图3-2-3），设置成连续读模式，将在系统读写工具窗口的数据与实验箱上数码管上显示的数据对照起来看。【实验要求】(1)实验前认真复习运算器和存储器部分的有关内容；(2)写出实验报告及总结。图3-2-2 lpm_ram_dq加入初始化文件和选择在系统读写RAM功能图3-2-1 lpm_ram_dp实验电路图实验三 程序计数器PC与地址寄存器AR实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】1掌握地址单元的工作原理。2掌握的两种工作方式，加1计数和重装计数器初值的实现方法；3掌握地址寄存其从程序计数器获得数据和从内部总线获得数据的实现方法。【实验原理】地址单元主要由三部分组成：地址寄存器和多路开关。程序计数器PC用以指出下一条指令在主存中的存放地址，CPU正是根据PC的内容去存取指令的。因程序中指令是顺序执行的，所以PC有自增功能。程序计数器提供下一条程序指令的地址，如电路图4-2-1所示，在T4时钟脉冲的作用下具有自动加1的功能；在LDPC信号的作用下可以预置计数器的初值（如子程序调用或中断相应等）。当LDPC为高电平时，计数器装入data 端输入的数据。aclr是计数器的清0端，高电平有效（高电平清零）；aclr为低电平时，允许计数器正常计数。图4-2-1程序计数器原理图地址寄存器AR（74273）锁存访问内存SRAM的地址。273中的地址来自两个渠道。一是程序计数器PC的输出，通常是下一条指令的地址；二是来自于内部数据总线的数据，通常是被访问操作数的地址。为了实现对两路输入数据的切换，在FPGA的内部通过总线多路开关BUSMUX进行选择。LDAR与多路选择器的sel相连，当LDAR为低电平，选择程序计数器的输出；当LDAR为高电平时，选择内部数据总线的数据。图4-2-2 程序计数器工作波形【实验步骤】1按照 图4-2-1程序计数器原理图编辑、输入电路，实验台选择NO.0工作模式。对输入原理图进行编译、引脚锁定、并下载到实验台。示例工程文件是PC_unit.bdf。硬件实验验证（与仿真波形图4-2-2比较！）。实验说明：（1）下载pc_unit.sof ； （2）用模式键选模式“0”，再按一次右侧的复位键；（3）键2和键1可输入8位总线数据B7.0（此值显示于发光管D1D8和数码管2/1）；CLR（键5）按2次(010)，产生一正脉冲，高电平清零；LDAR（键6）=0时，BUSMUX输出程序计数器PC的值；LDAR=1时，BUSMUX输出B7.0总线数据。LDPC（键7）：程序计数器PC预置控制端，当LDPC=1时，将B7.0总线数据装入程序计数器PC；当LDPC=0时，程序计数器PC处于计数自动工作状态，对T4进行计数；T4（键8）：程序计数器PC的计数时钟CLK，键8按动两次产生一个计数脉冲。2通过B7.0设置程序计数器的预加载数据。当LDPC=0时，观察程序计数器自动加1的功能；当LDPC=1时，观察程序计数器加载输出情况，示例操作：1、所有键置0，键2/1输入A5；按键5PC计数器清0(010)；2、连续按动键8，可以从数码8/7上看到AR的输出，即PC值；3、按键61，选通直接输出总线上的数据A5作为PC值，按键8，产生一个脉冲上升沿，即可看到AR（显示在数码8/7）的输出为A5；4、使键6=0，仍选通PC计数器输出，这时键2/1输入86，按键7产生一个上升脉冲(010)，即用LDPC将86加载进PC计数器；5、连续按动键8，可以发现AR的输出在86上累加输出：86、87、88等。【实验报告】(1)实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论及总结。实验四 多路选择器实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】本次实验要求掌握各种多路选择器的设计与实现。【实验要求】可以利用原理图设计并实现1位、8位和32位2选1多路选择器、32位4选1、32位32选1多路选择器。其中32位4选1和32位32选1多路选择器，可以借用系统自带的元件库LPM_MUX元件。实验要求得到如下仿真结果。【实验报告】(1)实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论及总结。实验五 加减器实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】本次实验要求掌握加法器、减法器的设计与实现。【实验要求】可以利用原理图设计并实现1位、8位和32位加法器，以及32位加减器。利用P31页的加法器设计1位加法器，将加法器中加入减法功能，可以利用SUB（减）的控制信号；SUB=0时，S=A+B;SUB=1时，S=A-B=A+(-B)=A+1;因为B XOR 0=0; B XOR 1=1;所以S=A+（B XOR SUB）+SUB;实验要求得到如下仿真结果。【实验报告】(1)实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论。实验六 移位运算实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】本次实验要求掌握移位控制的组合功能。【实验要求】可以利用原理图设计并实现给定数据的逻辑左移SLL、逻辑右移SRL、算术右移SRA几种指定的运算。其中算术左移 SLA、算术右移 SRA：把操作数看成带符号数。对寄存器操作数进行移位（要移动数 的第 0 位符号位不变。右移时空出的其余位补与第 0 位相同的 1 或 0 ；左移时空出的位补 0 ），位数由有效地址决定。逻辑左移 SLL、逻辑右移 SRL：把操作数看成无符号数。对寄存器操作数进行移位（不管左右移，要移动数空出的位补 0 ），位数由有效地址决定。实验要求自己给定一个数据，然后进行功能仿真，验证仿真结果与理论结果是否一致。以下给出一个原理图供大家参考。参考仿真波形如下：（当ARITH=1,RIGHT=1时，完成算术右移运算；当ARITH=0,RIGHT=0时，完成逻辑左移运算；当ARITH=0,RIGHT=1时，完成逻辑右移运算；）【实验报告】(1)实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论及总结。实验七 算术逻辑运算器实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】本次实验要求掌握算术逻辑运算器ALU的数据传送通路。【实验要求】按照自己设计的数据通路，完成指定的算术运算和逻辑运算，并进行数据是否相等的判断。要求至少完成以下表格所列的几种指定的运算。运算ADDANDSUBORXORLUISLLSRLSRAALUC3.0X000X001X100X101X010X110001101111111以下给出一个原理图供大家参考。实验要求自己给定一组数据，然后进行功能仿真，得到如下仿真结果。【实验报告】(1)实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论及总结。实验八 寄存器堆实验【实验环境】1. Windows 2000 或 Windows XP2. QuartusII、GW48-PK2计算机组成原理教学实验系统一台，排线若干。【实验目的】本次实验要求掌握触发器的基本原理，掌握寄存器和寄存器堆的组成原理。【实验要求】设计并实现8位触发器和32位寄存器，从而设计32位寄存器堆，该寄存器堆由32个寄存器组成，输入寄存器号可以指定相应的寄存器，原理图如下所示。8位触发器、32位寄存器以及32位寄存器堆原理图如下所示，供大家参考。实验要求自己给定一组数据，然后进行功能仿真，得到如下仿真结果。【实验报告】(1) 实验原理。 (2)绘制相应的时序波形图。 (3)实验结果分析、讨论及总结。实验电路结构图附图2 实验电路结构图NO.0附图3 实验电路结构图NO.1附图4 实验电路结构图NO.2 附图5 实验电路结构图NO.3附图6 实验电路结构图NO.4 附图9 实验电路结构图NO.7附图7 实验电路结构图NO.5附图8 实验电路结构图NO.6 附图10 实验电路结构图NO.8 附图11 实验电路结构图NO.9第三节 GW48CK/GK/EK/PK2 系统万能接插口与结构图信号/与芯片引脚对照表结构图上的信号名GW48-CCP，GWAK100AEP1K100QC208GW48-SOC+/ GW48-DSPEP20K200/300EQC240GWAK30/50EP1K30/20/50TQC144 GWAC3EP1C3TC144GW48-SOPC/DSPEP1C6/1C12 Q240引脚号引脚名称引脚号引脚名称引脚号引脚名称引脚号引脚名称引脚号引脚名称PIO07I/O224I/O08I/O01I/O0233I/O0PIO18I/O225I/O19I/O12I/O1234I/O1PIO29I/O226I/O210I/O23I/O2235I/O2PIO311I/O231I/O312I/O34I/O3236I/O3PIO412I/O230I/O413I/O45I/O4237I/O4PIO513I/O232I/O517I/O56I/O5238I/O5PIO614I/O233I/O618I/O67I/O6239I/O6PIO715I/O234I/O719I/O710I/O7240I/O7PIO817I/O235I/O820I/O811DPCLK11I/O8PIO918I/O236I/O921I/O932VREF2B12I/O9PIO1024I/O237I/O1022I/O1033I/O103I/O10PIO1125I/O238I/O1123I/O1134I/O114I/O11PIO1226I/O239I/O1226I/O1235I/O126I/O12PIO1327I/O2I/O1327I/O1336I/O137I/O13PIO1428I/O3I/O1428I/O1437I/O148I/O14PIO1529I/O4I/O1529I/O1538I/O1512I/O15PIO1630I/O7I/O1630I/O1639I/O1613I/O16PIO1731I/O8I/O1731I/O1740I/O1714I/O17PIO1836I/O9I/O1832I/O1841I/O1815I/O18PIO1937I/O10I/O1933I/O1942I/O1916I/O19PIO2038I/O11I/O2036I/O2047I/O2017I/O20PIO2139I/O13I/O2137I/O2148I/O2118I/O21PIO2240I/O16I/O2238I/O2249I/O2219I/O22PIO2341I/O17I/O2339I/O2350I/O2320I/O23PIO2444I/O18I/O2441I/O2451I/O2421I/O24PIO2545I/O20I/O2542I/O2552I/O2541I/O25PIO26113I/O131I/O2665I/O2667I/O26128I/O26PIO27114I/O133I/O2767I/O2768I/O27132I/O27PIO28115I/O134I/O2868I/O2869I/O28133I/O28PIO29116I/O135I/O2969I/O2970I/O29134I/O29PIO30119I/O136I/O3070I/O3071I/O30135I/O30PIO31120I/O138I/O3172I/O3172I/O31136I/O31PIO32121I/O143I/O3273I/O3273I/O32137I/O32PIO33122I/O156I/O3378I/O3374I/O33138I/O33PIO34125I/O157I/O3479I/O3475I/O34139I/O34PIO35126I/O160I/O3580I/O3576I/O35140I/O35PIO36127I/O161I/O3681I/O3677I/O36141I/O36PIO37128I/O163I/O3782I/O3778I/O37158I/O37PIO38131I/O164I/O3883I/O3883I/O38159I/O38PIO39132I/O166I/O3986I/O3984I/O39160I/O39PIO40133I/O169I/O4087I/O4085I/O40161I/O40PIO41134I/O170I/O4188I/O4196I/O41162I/O41PIO42135I/O171I/O4289I/O4297I/O42163I/O42PIO43136I/O172I/O4390I/O4398I/O43164I/O43PIO44139I/O173I/O4491I/O4499I/O44165I/O44PIO45140I/O174I/O4592I/O45103I/O45166I/O45PIO46141I/O178I/O4695I/O46105I/O46167I/O46PIO47142I/O180I/O4796I/O47106I/O47168I/O47P