数字电子技术 第六章、时序逻辑电路.ppt

6 1概述 6 2时序逻辑电路的分析 6 3寄存器和移位寄存器 6 4计数器 6 5同步时序逻辑电路的设计 6 6计数器的应用举例 第六章时序逻辑电路 时序电路在任何时刻的稳定输出 不仅与该时刻的输入信号有关 而且还与电路原来的状态有关 6 1时序逻辑电路概述 1 时序电路的特点 时序电路的逻辑功能可用逻辑表达式 状态表 卡诺图 状态图 时序图和逻辑图6种方式表示 这些表示方法在本质上是相同的 可以互相转换 逻辑表达式有 2 时序电路逻辑功能的表示方法 1 根据时钟分类同步时序电路中 各个触发器的时钟脉冲相同 即电路中有一个统一的时钟脉冲 每来一个时钟脉冲 电路的状态只改变一次 异步时序电路中 各个触发器的时钟脉冲不同 即电路中没有统一的时钟脉冲来控制电路状态的变化 电路状态改变时 电路中要更新状态的触发器的翻转有先有后 是异步进行的 2 根据输出分类米利型时序电路的输出不仅与现态有关 而且还决定于电路当前的输入 穆尔型时序电路的其输出仅决定于电路的现态 与电路当前的输入无关 或者根本就不存在独立设置的输出 而以电路的状态直接作为输出 3 时序电路的分类 电路图 时钟方程 驱动方程和输出方程 状态方程 状态图 状态表或时序图 判断电路逻辑功能 1 2 3 5 计算 4 6 2时序逻辑电路的分析 时序电路的分析步骤 1 写方程式 例1 时钟方程 输出方程 驱动方程 2 JK触发器的特性方程 将各触发器的驱动方程代入 即得电路的状态方程 求状态方程 3 000 001 010 011 100 101 110 111 001 011 101 111 000 010 100 110 0 0 0 0 1 1 0 0 计算 列状态表 4 画状态图 时序图 状态图 5 电路功能 时序图 有效循环的6个状态分别是0 5这6个十进制数字的格雷码 并且在时钟脉冲CP的作用下 这6个状态是按递增规律变化的 即 000 001 011 111 110 100 000 所以这是一个用格雷码表示的六进制同步加法计数器 当对第6个脉冲计数时 计数器又重新从000开始计数 并产生输出Y 1 1 写方程式 例2 输出方程 驱动方程 2 T触发器的特性方程 将各触发器的驱动方程代入 即得电路的状态方程 求状态方程 3 计算 列状态表 4 5 电路功能 由状态图可以看出 当输入X 0时 在时钟脉冲CP的作用下 电路的4个状态按递增规律循环变化 即 00 01 10 11 00 当X 1时 在时钟脉冲CP的作用下 电路的4个状态按递减规律循环变化 即 00 11 10 01 00 可见 该电路既具有递增计数功能 又具有递减计数功能 是一个2位二进制同步可逆计数器 画状态图时序图 1 写方程式 例3 时钟方程 驱动方程 2 D触发器的特性方程 将各触发器的驱动方程代入 即得电路的状态方程 求状态方程 3 计算 列状态表 4 5 由状态图可以看出 在时钟脉冲CP的作用下 电路的8个状态按递减规律循环变化 即 000 111 110 101 100 011 010 001 000 电路具有递减计数功能 是一个3位二进制异步减法计数器 画状态图 时序图 电路功能 1 数码寄存器 寄存器是计算机的主要部件之一 它用来暂时存放数据或指令 四位数码寄存器 接收脉冲 取数脉冲 6 3寄存器和移位寄存器 A0 A3 待存数据 Q0 Q3 输出数据 工作过程 接收脉冲到达后 将待存数据送至各D触发器 取数脉冲加入后将所存数据送出 所谓移位 就是将寄存器所存各位数据 在每个移位脉冲的作用 向左或向右移动一位 根据移位方向 常把它分成左移寄存器 右移寄存器和双向移位寄存器三种 2 移位寄存器 根据移位数据的输入 输出方式 又可将它分为下述四种电路结构 串行输入 串行输出 串行输入 并行输出 并行输入 串行输出 并行输入 并行输出 串入 串出 串入 并出 并入 串出 并入 并出 并行输出 4位右移移位寄存器 1 单向移位寄存器 时钟方程 驱动方程 状态方程 右移移位寄存器的状态表 左移移位寄存器的状态表 1 单向移位寄存器中的数码 在CP脉冲操作下 可以依次右移或左移 2 n位单向移位寄存器可以寄存n位二进制代码 n个CP脉冲即可完成串行输入工作 此后可从Q0 Qn 1端获得并行的n位二进制数码 再用n个CP脉冲又可实现串行输出操作 3 若串行输入端状态为0 则n个CP脉冲后 寄存器便被清零 单向移位寄存器具有以下主要特点 M 0时右移 M 1时左移 2 双向移位寄存器 集成双向移位寄存器74LS194 1 环形计数器 结构特点 即将FFn 1的输出Qn 1接到FF0的输入端D0 工作原理 根据起始状态设置的不同 在输入计数脉冲CP的作用下 环形计数器的有效状态可以循环移位一个1 也可以循环移位一个0 即当连续输入CP脉冲时 环形计数器中各个触发器的Q端或端 将轮流地出现矩形脉冲 3 寄存器的应用 例1 能够自启动的4位环形计数器 状态图 由74LS194构成的能自启动的4位环形计数器 例2 时序图 结构特点 状态图 2 扭环形计数器 例1 能自启动的4位扭环形计数器 分析 设计 电路由触发器构成 电路由集成组件构成 用触发器实现 用集成组件实现 计数器 计数器是时序逻辑电路的重要组成部分 理所当然地成为教学重点 6 4计数器 计数器的功能和分类 1 计数器的功能 2 计数器的分类 异步计数器和同步计数器 加法计数器 减法计数器和可逆计数器 有时也用计数器的计数容量 或称模数 来区分各种不同的计数器 如二进制计数器 十进制计数器 二 十进制计数器等等 记忆输入脉冲的个数 用于定时 分频 产生节拍脉冲及进行数字运算等等 1 计数器的概述 什么叫 异步计数器 从形式上看 每个触发器接收到时钟CP的时间有早有晚 因而 每个触发器状态的变化次序也有先有后 什么叫 同步计数器 在同步计数器中 时钟CP必须同时传送到每个触发器 这 既是它的条件 也是它的特点 在同步计数器中 每个触发器的状态变化几乎都是同时发生的 CP0 CP CP0 CP1 CP2 例 三位二进制异步加法计数器 2 异步计数器 优点 简单 可靠 缺点 速度慢 三位二进制异步减法计数器的电路图 结论 Q2Q1Q0各位间为二进制关系 计数从000开始到111结束 然后循环 所以称加法计数 在同步计数器中 各个触发器都受同一时钟脉冲输入计数脉冲的控制 学习的难点在于必须正确理解 控制端J K的取值组合由时钟CP下降沿到来前的Q端原有状态所决定 三位二进制同步加法计数器 三位二进制同步加法计数器 例 3 同步计数器 1 先列写控制端的逻辑表达式 J2 K2 Q1Q0 J1 K1 Q0 J0 K0 1 Q0 来一个CP 它就翻转一次 Q1 当Q0 1时 它可翻转一次 Q2 只有当Q1Q0 11时 它才能翻转一次 分析步骤 2 再列写状态转换表 分析其状态转换过程 000 00 00 11 001 001 00 11 010 010 00 00 011 011 11 11 100 100 00 00 101 101 00 11 110 110 00 00 111 111 11 11 000 000 3 用波形图显示状态转换关系 各触发器均在CP的下降沿翻转 注意 1 写出控制端的逻辑表达式 可见 Q2与Q0的翻转时刻相同 CP1 Q1在Q0下跳变时翻转 J1 K1 1 J2 Q1Q0 K2 1 4 任意进制计数器的分析 000 0 1 2 再列写状态转换表 分析其状态转换过程 01 001 0 1 00 0 1 010 0 1 01 1 011 1 1 10 0 100 0 0 00 0 要密切关注Q0端何时产生下降沿 结论 电路计数循环由000到100 为五进制加法计数器 各触发器间CP不一致 所以为异步计数 3 还可以用波形图显示状态转换表 略 4 检验其能否自动启动 什么叫 自动启动 三个触发器本应有八个稳定状态 可上图电路只选用了五个 是为五进制 如果出现了其余的三个状态当中的任一个状态 若能够自动返回到计数链 即已选用的那五个状态 的 人们就称其为能自动启动 如何检验它能否 自动启动 上图所示计数器的Q2Q1Q0状态变化仅含 000 001 010 011 100 尚有101 110和111不在其中 只要把Q2Q1Q0的这三个状态值代入前述控制端的逻辑表达式加以运算 便可知其结论了 101011101010 111111101000 110011101010 结论 经检验 可以自动启动 有三个不会出现的状态 101 110 111 Q2Q1Q0 用触发器构成计数器电路的分析 再列写计数器的状态转换表 获得计数器的模 即进制数 最后需检验计数器的可靠性 74LS163的引脚排列和74LS161相同 不同之处是74LS163采用同步清零方式 5 集成计数器 4位集成二进制同步加法计数器74LS161 163 1 集成芯片的介绍 4位集成二进制同步可逆计数器74LS191 集成十进制异步计数器74LS90 1 用同步清零端或置数端归零构成N进制计数器 2 用异步清零端或置数端归零构成N进制计数器 1 写出状态SN 1的二进制代码 2 求归零逻辑 即求同步清零端或置数控制端信号的逻辑表达式 3 画连线图 1 写出状态SN的二进制代码 2 求归零逻辑 即求异步清零端或置数控制端信号的逻辑表达式 3 画连线图 利用集成计数器的清零端和置数端实现归零 从而构成按自然态序进行计数的N进制计数器的方法 在前面介绍的集成计数器中 清零 置数均采用同步方式的有74LS163 均采用异步方式的有74LS193 74LS197 74LS192 清零采用异步方式 置数采用同步方式的有74LS161 74LS160 有的只具有异步清零功能 如CC4520 74LS190 74LS191 74LS90则具有异步清零和异步置9功能 2 利用集成芯片构成N进制计数器 1 写出状态SN 1的二进制代码 3 画连线图 SN 1 S12 1 S11 1011 2 求归零逻辑 D0 D3可随意处理 D0 D3必须都接0 例1 用74LS163来构成一个十二进制计数器 用74LS161来构成一个十二进制计数器 SN S12 1100 D0 D3可随意处理 D0 D3必须都接0 SN 1 S11 1011 例2 异步计数器一般没有专门的进位信号输出端 通常可以用本级的高位输出信号驱动下一级计数器计数 即采用串行进位方式来扩展容量 100进制计数器 3 计数器容量的扩展 60进制计数器 64进制计数器 本章小结 1 时序电路的逻辑功能可用逻辑表达式 状态表 卡诺图 状态图 时序图和逻辑图 电路图 时钟方程 驱动方程和输出方程 状态方程 状态图 状态表或时序图 判断电路逻辑功能 1 2 3 5 计算 4 2 时序电路的分析步骤 1 2 3 5 4 3 同步时序电路的设计步骤 根据任务要求 确定计数器的模数和所需的触发器个数 确定触发器的类型 列写状态转换表或转换图 确定触发器的激励表 写出各个控制端的逻辑表达式