电子技术基础第12章.ppt

12 1概述12 2寄存器12 3计数器12 4集成计数器及其应用本章小结习题 第12章时序逻辑电路 12 1 1时序逻辑电路的特点与结构1 时序逻辑电路的特点图12 1 1所示时序逻辑电路结构框图 12 1概述 图12 1 1时序逻辑电路结构框图 12 1 1 12 1 2 12 1 3 三个方程组写成向量函数的形式 即为Y F X Q 输出方程 Z G X Q 驱动方程 或激励方程 Qn 1 H Z Q 状态方程 2 时序逻辑电路的分类 1 按逻辑功能划分有计数器 寄存器 移位寄存器 读 写存储器 顺序脉冲发生器等 2 按存储电路中触发器的动作特点不同分为同步时序电路和异步时序电路 3 根据输出信号的特点分为米利 Mealy 型电路和穆尔 Moore 型电路 4 按使用的开关元件类型分为TTL和CMOS等时序电路 12 1 2时序逻辑电路的基本分析方法1 时序逻辑电路的分析方法 例12 1 1 分析图12 1 2所示时序电路的逻辑功能 写出它的驱动方程 状态方程和输出方程 FF0 FF1和FF2是下降沿触发的JK触发器 图12 1 2例12 1 1的时序逻辑电路 解 1 由图12 1 2所示的逻辑图写出方程式 时钟方程 CLK2 CLK1 CLK0 CLK 12 1 4 同步时序电路的时钟方程可省去不写 驱动方程 12 1 5 输出方程 2 求状态方程 JK触发器的特性方程为将各触发器的驱动方程代入JK触发器的特性方程 即得电路的状态方程 12 1 6 输出方程如下 2 时序逻辑电路的状态转换表 状态转换图 时序图和判断电路功能1 状态转换表 例12 1 2 画出图12 1 2所示时序逻辑电路的状态转换表 解 由图可知 这个电路没有输入变量 因此电路的次态和输出只取决于电路的初态 设电路的初态为 000 代入状态方程和输出方程得表12 1 2所示为电路状态转换表的另一种形式 表12 1 1图12 1 2所示电路的状态转换表 表12 1 2电路状态转换表的另一种形式 2 状态转换图 用状态转换图可以更加形象地显示出时序逻辑电路的功能 图12 1 3表示图12 1 2所示电路的状态转换图 图中圆圈表示电路的各个状态 以箭头表示状态转换的方向 图12 1 3图12 1 2所示电路的状态转换图 3 时序图图12 1 4为图12 1 2所示电路的时序图 图12 1 4图12 1 2所示电路的时序图 4 判断电路的功能 例12 1 3 分析图12 1 5所示时序逻辑电路的功能 写出它的驱动方程 状态方程和输出方程 画出电路的状态转换图 解 1 写方程式 电路的驱动方程 输出方程 12 1 7 12 1 8 图12 1 5例12 1 3的电路图 2 求状态方程 T触发器的特性方程为将各触发器的驱动方程代入T触发器的特性方程 即得电路的状态方程为 3 计算并列状态转换表 如表12 1 3所示 4 画状态转换图 如图12 1 6所示 12 1 9 表12 1 3图12 1 5所示电路的状态转换表 图12 1 6图12 1 5所示电路的状态转换图 12 2 1数码寄存器图12 2 1所示为由4个上升沿触发的D触发器构成的4位寄存器74HC175的逻辑电路图 12 2寄存器 图12 2 174HC175的逻辑电路图 12 2 2移位寄存器图12 2 2所示为由边沿触发的D触发器组成的4位移位寄存器 其中第一个触发器FF0的输入端接收输入信号 其余每个触发器的输入端均与前边一个触发器的Q端相连 图12 2 2由边沿触发的D触发器组成的4位移位寄存器 移位寄存器代码移动状况如表12 2 1所示 在4个时钟周期内输入数码依次是1011 而移位寄存器的初始状态为 0000 由表可知 输入数码依次地由低位触发器移到高位触发器 右向移动 经过4个时钟脉冲后 4个触发器的输出状态Q3Q2Q1Q0与输入数码相对应 表12 2 1移位寄存器代码移动状况 时钟方程 CLK0 CLK1 CLK2 CLK3 CLK驱动方程 D0 DI D1 D2 D3 状态方程 12 2 3中规模集成移位寄存器 集成的双向移位寄存器74LS194A的逻辑电路图如图12 2 3所示 该电路由4个触发器FF0 FF1 FF2 FF3和各自输入控制电路组成 集成的双向移位寄存器74LS194A的符号如图12 2 4所示 图12 2 3双向移位寄存器74LS194A的逻辑电路图 图12 2 4双向移位寄存器74LS194A的符号 现在以第二位触发器FF1为例 分析S1 S0为不同取值时移位寄存器的工作状态 由图可见 FF1的输入控制电路是由与或非门G1和反相器G2组成的具有互补输出的4选1数据选择器 它的互补输出作为FF1的输入信号 可以看出触发器FF0 FF3是由RS触发器构成的D触发器 因为所以 其他三个触发器的工作原理与FF1的基本相同 根据上面的分析可以列出集成的双向移位寄存器74LS194A的功能表 如表12 2 2所示 表12 2 2双向移位寄存器74LS194A的功能表 12 3 1二进制计数器 1 同步二进制加法计数器 根据二进制加法运算规则可知 在多位二进制数末位加1 当第i位以下皆为1时 则第i位应翻转 最低位的状态在每次加1时都要改变 由此得出规律 若用T触发器构成计数器 则第i位触发器输入端Ti的逻辑式应为 12 3 1 12 3计数器 4位同步二进制加法计数器如图12 3 1所示 图中的T触发器是由JK触发器构成的 由图可得各触发器的驱动方程为 12 3 2 图12 3 14位同步二进制加法计数器 将上式代入T触发器的特性方程可得电路的状态方程为 12 3 3 电路的输出方程 12 3 4 根据状态方程和输出方程求出电路的状态转换表 如表12 3 1所示 表12 3 1图12 3 1所示电路的状态转换表 图12 3 2和图12 3 3分别是4位同步二进制加法计数器的状态转换图和时序图 从时序图中可以看出 若计数输入脉冲CLK的频率为f0 则Q0 Q1 Q2和Q3端输出脉冲的频率分别为CLK频率的二分频 四分频 八分频和十六分频 针对这种功能 也将它称为分频器 图12 3 24位同步二进制加法计数器的状态转换图 图12 3 34位同步二进制加法计数器的时序图 2 同步二进制减法计数器根据二进制减法运算规则可知 在多位二进制数末位减1 当第i位以下皆为0时 则第i位应翻转 由此得出规律 若用T触发器构成计数器 则第i位触发器输入端Ti的逻辑式应为 12 3 5 图12 3 4所示电路是根据式 12 3 5 接成的同步二进制减法计数器电路 其中的T触发器是由JK触发器的J和K接在一起构成的 图12 3 4同步二进制减法计数器电路 12 3 2十进制计数器 1 同步十进制加法计数器同步十进制加法计数器电路如图12 3 5所示 由图12 3 5可写出电路的驱动方程为 12 3 6 图12 3 5同步十进制加法计数器电路 将上式代入T触发器的特性方程可得电路的状态方程为 12 3 7 根据式 12 3 7 可写出电路的状态转换表 如表12 3 2所示 并画出如图12 3 6所示的状态转换图 表12 3 2图12 3 5所示电路的状态转换表 图12 3 6图12 3 5所示电路的状态转换图 2 同步十进制减法计数器 同步十进制减法计数器是在二进制减法计数器基 础上进行修改的 在0000时减 1 后跳变为1001 然后按二进制减法计数 同步十进制减法计数器电路如图12 3 7所示 由图12 3 7可写出电路的驱动方程为 12 3 8 图12 3 7同步十进制减法计数器电路 将上式代入T触发器的特性方程并化简可得电路的状态方程为 12 3 9 根据式 12 3 9 可写出电路的状态转换图 如图12 3 8所示 由状态转换图可知 这个电路可以自启动 图12 3 8图12 3 7所示电路的状态转换图 12 3 3移位寄存器型计数器 1 环形计数器 用移位寄存器可构成环形计数器 其功能是可以直接产生序列脉冲 供步进电机 CCD器件使用 环形计数器电路如图12 3 9所示 将移位寄存器首尾相接 即D0 Q3 在连续不断地输入时钟信号时 寄存器里的数据将循环右移 图12 3 9环形计数器电路 根据移位寄存器的工作特点 可直接列出环形计数器的状态方程 从而直接画出图12 3 10所示的状态转换图 图12 3 10环形计数器电路的状态转换图 2 扭环形计数器 为了在不改变移位寄存器内部结构的条件下提高环形计数器的电路状态利用率 只能从改变反馈逻辑电路上想办法 任何一种移位寄存器型计数器的结构都可用图12 3 11所示的一般形式表示 其中反馈电路的函数表达式可写成D0 F Q0 Q1 Qn 1 图12 3 11移位寄存器型计数器电路的一般结构形式 环形计数器是反馈逻辑函数中最简单的一种 即D0 Qn 1 如果将反馈逻辑函数取为D0 则得到如图12 3 12所示的计数器 这个电路称为扭环形计数器 也称为约翰逊计数器 图12 3 12扭环形计数器电路 用n位移位寄存器构成的扭环形计数器可以得到含2n个有效状态的循环 状态利用率较环形计数器提高了一倍 而且 如采用图12 3 13中的有效循环 由于电路在每次状态转换时只有一位触发器改变状态 因而在将电路状态译码时不会产生竞争 冒险现象 图12 3 13扭环形计数器电路的状态转换图 12 4 14位同步二进制计数器74LS161的功能及应用1 4位同步二进制计数器74LS161的功能 4位同步二进制计数器74LS161除了具有二进制加法计数之外 还具有同步预置数 保持和异步置零功能 其电路如图12 4 1所示 12 4集成计数器及其应用 图12 4 14位同步二进制计数器74LS161的逻辑电路图 表12 4 1是74LS161的功能表 它给出了当EP和ET为不同取值时电路的工作状态 74LS161的置零方式是异步置零 即置零操作与CLK信号无关 只要出现低电平 触发器立即被置零 表12 4 14位同步二进制计数器74LS161的功能表 2 4位同步二进制计数器74LS161的应用1 M N的情况图12 4 2 a 所示为置零法原理示意图 置数法与置零法不同 它是通过给计数器重复置入某个数值的方法跳越N M个状态 从而获得M进制计数器的 如图12 4 2 b 所示 图12 4 2任意进制计数器的两种构成方法 a 置零法 b 置数法 例12 4 1 用4位同步二进制计数器74LS161构成十进制加法计数器 并用Multisim仿真分析 解 因为74LS161具有异步置零和同步预置数功能 所以可分别用置零法和置数法实现 图12 4 3所示是采用异步置零法接成的十进制计数器 电路状态转换图如图12 4 4所示 图12 4 3采用异步置零法接成的十进制计数器 图12 4 4图12 4 3所示电路的状态转换图 在Multisim中选用TTL器件库中的74LS161N 二输入与非门74LS00N构成图12 4 3所示中的电路 并接入信号发生器XFG1和逻辑分析仪XLA1 如图12 4 5所示 图中的QA QB QC QD分别与图12 4 3中的Q0 Q1 Q2 Q3对应 利用Multisim中的逻辑分析仪对计数器的时钟波形和输出波形进行观测 得到图12 4 6所示的波形图 图12 4 5用Multisim构建图12 4 3所示中的电路 图12 4 6用Multisim中的逻辑分析仪分析图12 4 3所示电路的波形图 图12 4 7所示是采用同步置数法接成的十进制计数器 电路状态转换图如图12 4 8所示 图12 4 7采用同步置数法接成的十进制计数器 图12 4 8图12 4 7所示电路的状态转换图 2 M N的情况 例12 4 2 试用两片同步十进制计数器74LS161接成二百五十六进制计数器 解 M 256 N1 N2 16 将两片74LS161按并行进位方式连接即得到二百五十六进制计数器 图12 4 9所示电路采用的是并行进位方式的接法 图12 4 9例12 4 2所求电路的并行进位方式 图12 4 10所示电路采用的是串行进位方式的接法 图12 4 10例12 4 2所求电路的串行进位方式 例12 4 3 试用两片同步十进制计数器74LS161接成十九进制计数器 解 图12 4 11是整体置零方式 当计数器从全0状态开始计数 计入19个脉冲时 经门G1译码产生低电平信号立刻将两片74LS161同时置零 从状态19译出异步置零信号 图12 4 11例12 4 3所求电路的整体置零方式 图12 4 12是整体置数方式 当计数器从全0状态开始计数 然后从状态18译出同步置数信号 将同步置数信号同时加到两片74LS161上 第19个计数脉冲到达时 将计数器置初始0状态 图12 4 12例12 4 3所求电路的整体置数方式 12 4 2异步计数器和74LS290的功能及应用 1 异步二进制计数器图12 4 13所示是用下降沿触发的T触发器组成的异步二进制加法计数器 图12 4 13下降沿动作的异步二进制加法计数器 根据图12 4 13画出计数器的时序图 如图12 4 14所示 图12 4 14下降沿动作的异步二进制加法计数器时序图 图12 4 15是3位二进制减法计数器 它的时序图如图12 4 16所示 图12 4 153位二进制减法计数器 图12 4 163位二进制减法计数器的时序 2 异步十进制计数器 异步十进制计数器是在4位异步二进制加法计数器的基础上修改得到的 如图12 4 17所示 图12 4 17异步十进制加法计数器电路 图12 4 18为异步十进制计数器电路的时序图 图12 4 18异步十进制加法计数器电路的时序图 74LS290是一个二 五 十进制异步计数器 如图12 4 19所示 图12 4 19二 五 十进制异步计数器74LS290电路 例12 4 3 试用一个二 五 十进制异步计数器74LS290接成七进制计数器 解 在Multisim中选用TTL器件库中的74LS290N 三输入与非门74LS11N构成如图12 4 20所示的电路 并接入信号发生器XFG1和逻辑分析仪XLA1 利用Multisim中的逻辑分析仪对计数器的时钟波形和输出波形进行观测 可得到如图12 4 21所示的波形图 图12 4 20用74LS290构成七进制计数器电路 图12 4 21用Multisim中的逻辑分析仪分析图12 4 20所示电路的波形图 时序逻辑电路任何时刻的输出不仅与当时的输入信号有关 而且还和电路原来的状态有关 从电路的组成上来看 时序逻辑电路一定含有存储电路 触发器 时序逻辑电路的功能可以用状态方程 状态转换表 状态转换图或时序图来描述 本章小结 数码寄存器是用触发器的两个稳定状态来存储0 1数据 一般具有清0 存数 输出等功能 移位寄存器除具有数码寄存器的功能外 还有移位功能 由于移位寄存器中的触发器一定不能存在空翻现象 因此只能用主从结构的或边沿触发的触发器组成 移位寄存器还可实现数据的串行 并行转换 数据处理等 计数器是一种非常典型 应用很广的时序逻辑电路 不仅能统计输入时钟脉冲的个数 还能用于分频 定时 产生节拍脉冲等 计数器的类型很多 按计数器时钟脉冲引入方式和触发器翻转时序的异同 可分为同步计数器和异步计数器 按计数体制的异同 可分为二进制计数器 二 十进制计数器和任意进制计数器 按计数器中数字的变化规律的异同 可分为加法计数器 减法计数器和可逆计数器 对各种集成寄存器和计数器 应重点掌握它们的逻辑功能 对于内部电路的分析 则放在次要位置 现在已生产出的集成时序逻辑电路品种很多 可实现的逻辑功能也较强 应在熟悉其功能的基础上加以充分利用 12 1选择题 1 同步计数器和异步计数器比较 同步计数器的显著优点是 A 工作速度高B 触发器利用率高C 电路简单D 不受时钟CLK控制 2 把一个五进制计数器与一个四进制计数器串联可得到进制计数器 A 四B 五C 九D 二十 习题 3 下列逻辑电路中为时序逻辑电路的是 A 译码器B 加法器C 数码寄存器D 数据选择器 4 N个触发器可以构成能寄存位二进制数码的寄存器 A N 1B NC 2ND 2N 5 同步时序电路和异步时序电路比较 其差异在于后者 A 没有触发器B 没有统一的时钟脉冲控制C 没有稳定状态D 输出只与内部状态有关 6 一位8421BCD码计数器至少需要个触发器 A 3B 4C 5D 10 7 欲设计0 1 2 3 4 5 6 7这几个数的计数器 如果设计合理 采用同步二进制计数器 最少应使用个触发器 A 2B 3C 4D 8 8 8位移位寄存器 串行输入时经个脉冲后 8位数码全部移入寄存器中 A 1B 2C 4D 8 9 某电视机水平 垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲 欲构成此分频器至少需要个触发器 A 10B 60C 525D 31500 10 某移位寄存器的时钟脉冲频率为100kHz 欲将存放在该寄存器中的数左移8位 完成该操作需要时间