转速测量显示逻辑电路设计.doc

电工电子技术课程设计题目 ：转速测量显示逻辑电路设计班级 ：09无非一班 学号 ：200910210140 姓名 : 王娟丽 指导 : 鲁老师 时间 : 2011.6.72011.6.10 景德镇陶瓷学院电工电子技术课程设计任务书姓名_王娟丽_ 班级 _09无非一班_指导老师鲁老师题目: 转速测量显示逻辑电路设计课题的任务和要求1.分析电路由几个部分组成，并用方框图对它进行整体描述；2.画出对应的单元电路，分析电路原理、元件参数、所起的作用、以及与其他部分电路的关系等等；3.用简单的电路图绘图软件绘出整体电路图;4.对整体电路原理进行完整功能描述；5.列出标准的元件清单；6.测速显示范围为09999转/分。7.单位时间选为一分钟，且有数字显示。8.转速显示是前一分钟转速测量的结果，或者数字连续显示计数过程，并将每分 钟最后时刻的数字保持显示一个给定时间，例如5秒或10秒，而后再重复前述过程。设计步骤 1.查找和阅读又关资料2.进行总体方案设计与论证，画框图；3.进行单元电路的设计；4.元器件选择与参数计算；5.用四号图纸绘制原理图；6.撰写设计说明书;7.写心得体会；参 考文献【1】秦曾煌.电工学简明教程，2版.北京：高等教育出版社，2007(6).【2】任致程.新编实用电工电路300例，1版.北京：机械工业出版社，2006(10).【3】齐宝林.电工快速识图，1版.福州：福建科学技术出版社，2005（1）.【4】刘建 河北建筑工程学院报 2008。目录1. 总体方案与原理说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42. 信号拾取与整形电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .53. 计数电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .64. 锁存电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75. 译码显示电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86. 总体电路原理相关说明 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117. 总体电路原理图. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128. 元件清单；. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139. 参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1410. 设计心得体会. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .151总体方案与原理说明 速的测量应用面很广， 改进其精确度和可靠性非常必要，为了能方便的对电机进行控制、监视、调速，有必要对电机的转速进行测量，从而提高自动化程度。同时电路能扩展其应用功能，具有测量频率的功能，因此对电路提出以下基本要求：对电机转速进行测量，并数字显示，采样单位为每秒几转/每分钟60N转。 电机转速一般每秒不超过100转，采用2位十进制已经足够（既2个数码管），但是考虑到此电路有其他用途，所以仍采用四位数码管，最大可以计数4位十进制，同时可以升级为频率计使用。设计思路：在转轴上套装一圆盘，圆盘有空孔，反射器和感应器在上下两边，在遮光处感应器接受不到信号，读数为零，待转到空孔处时，感应器接收到光信号，再转化成电信号，储存起来，计数为1.。装置有整形电路，计数器，锁存器，译码器，显示电路，时钟电路，单稳态电路。原理框图：译码器锁存器计数器整形电路单稳态时钟电路显示电路2. 信号拾取与整形（整形电路）信号拾取基本原理图如下：电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被轮子挡住，所以接收管处于截止状态，1端为高电平。当电机转动一圈，会使接收管导通一次，1端输出一个低电平，1端波形为：波形处理电路有一个施密特触发器组成，如上图。当输入电压逐步升高时，致使VI施密特上VT+，内部触发器发生翻转。当VI逐步下降时，致使VIVT-。所以只要VIVT+电路就稳定在高电平，这样就有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。典型的施密特其工作波形如下：本施密特触发器选用40106，管脚如下，可以看出内部含有六路同样的施密特触发器，我们只使用其中一组3、计数电路（计数器）本电路采用四个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用CD4518，管脚如下图与其工作波形如下：输入输出波形CD4518管脚从4518应用手册给出的真值表看出，CD4518有两个时钟输入端CP和EN（ENABLE A或B），若用时钟上升沿触发，信号从CP端输入，此时EN端接高电平“1”，若用时钟下降沿触发，信号从EN端输入，此时CP端应接低电平“0”，不仅如此，清零端（RESET）也应该保持低电平“0”， 只有满足了这些条件，电路才会处于计数状态 CD4518真值表我们还从真值表里可以得出，利用EN端下降沿触发的特点组成N位十进制计数器。从波形分析，当输入端的计数脉冲到第10个时，电路自动复位0000状态，因为4518没有进位功能的引脚，所以应该充分利用第6或14脚输出脉冲的下降沿，利用该脉冲和EN端相连，就可以实现电路进位的功能，根据分析结果，电路设计如下：计数脉冲另外从4518波形参数表可查其RESET端所需的清零电平宽度在VDD=5V时应该大于250ns，既清零信号宽度应至少大于250ns才能有效的将计数器清零，从测量的准确度要求来看，250ns周期，率f=1/=1/250=4M，远远大于我们所测量的频率最高值10KH，所以我们至少可以将其运用与小于M级别频率的测量。4. 锁存电路（锁存器）：锁存集成有电平和边沿触发之分，设计时要充分考虑进去，内部构造大都采用D触发器形式，查阅数据集成资料并，发现8D锁存器74LS324正适合要求，这款集成多在计算机电路中运用，而且容易购买，此集成为20脚封装，内部有8个D锁存器，采用两个这样的集成便可以实现4位10进制的的数据传输，它以上升沿作为CP端（即CLK）的有效触发，将8个D输入同时打到输出Q端，在输出端加有三态驱动，其内部其管脚排列如下右内部 从此集成参数和真值表（如下），在其（1）脚使能端加上低电平才能有效得使输出端得到所需的数据，其他状态不传送数据，也可从上图分析此（1）脚是控制三态门的，相当于电路的通断开关，只有接低电平，电路才能正常工作。左图可知在满足了OE端低电平的条件下，只有在CP端的上沿到来时间才能使Q端有效翻转，达到我们预期设计所需要的边沿触发的要求。但从时钟的角度出发，对374的边沿特性仍然有要求，否则在锁存未稳定前就将计数器清零势必造成显示的错误。我们从374应用手册中给出的数据中可知，在cp端的上升沿到来时，从Q端输出延时有1528ns，数据和波形分别如下：时隙极限(ns)测试环境minmaxTplhTphl15192828CL=45pfRL=667因此从CP端的上沿到达时既超过1 .3V电压时，可以使Q端翻转，只要在此时间内计数器不清零就可以使电路正常工作，时钟设计时就可以此为依据。5、译码显示电路（译码器、显示电路）电源负端数码管的外形尺寸和内部构造如图所示，王娟丽a b c d e f g dp/ / / / /1 2 3 4 5 E D C dp / / / / / /10 9 8 7 6 G F A B主要参数如下：1.6V4.2V；功耗400mW，工作电流10mA；分共阳共阴两种极性，本电路选用共阴。其引脚按顶视图的（1）脚开始，顺时针读数，（3）脚和（8）脚为公共脚，其中（5）脚为小数点，本电路不做连接。引脚分别如下：数码管与配套的驱动集成器件一起工作，通常称为段译码器。管脚排列如下：集成从（2）（5）脚依次输入二进制BCD码的高位到低位，（9）脚15脚输出点燃数码管所需要的二进制电压，(1)端为琐存控制，（7）端位消隐端，（6）端为L6CD用。同时，从原先的设计思路出发，（1）脚锁存端不使用，再结合其真值表，（1）脚需接高电平，而（6）、（7）均需接底电平，满足此要求才能正常工作。译玛器和数码管工作的方式一般有动态扫描和静态驱动两种，前着电路工作原理较为复杂，数码管处于连续依次被点燃状态，利用人眼视觉惰性产生数字显示静态的效果，通常只用两块集成就可以完成译码和显示的工作。根据管脚分布和译码参数及管脚分布，电路设计如下：时钟电路及波形设计根据以上各电路功能模块的需求，时钟电路总共需要产生两路输出信号，一路是频率为1秒的标准矩形脉冲，利用其上沿对锁存器进行锁存，另一路是计数器的清零脉冲，要求脉冲宽度250ns才可以有效得将计数器清零，频率仍然是1秒。而且在锁存以后才可以对计数器进行清零，考虑到锁存在25ns之内完成工作，所以只要电路调试得当，无须再加延时电路，而且从上面设计的方框图可知，矩形脉冲经过一个单稳态电路以后才产生清零脉冲，单稳态集成也存在不可人为的延时存在，所以电路可以正常工作。各部分设计如下：1） 时钟产生电路对于2HZ的方波仍然无法让电路正常工作，需要进行2分频才能产生1秒的时钟，因此本电路设计一个JK触发器进行2分频，分频后的方波可以直接用来控制锁存电路的工作。本电路采用CD4027作为2分频的器件，其管脚分布为：从图可知，内部含有两套相同的JK触发器，（1和（2）为输出端，（3）脚为前级时钟输入，（4）和（7）脚分别是更新和复位脚，本电路要将其接低电平，（5）和（6）脚为JK端，需接高电平。从（1）脚输出的信号既是所需要的1HZ方波。单稳态设计4027第（3）脚输出的方波仍然无法进行正常清零的工作，此脚需要接一单稳态处理后才能进行清零。单稳态电路输出的波形宽度至少要达到250ns才能正常清零。查有关集成库发现CD4528是一种双可重触发单稳态器件，它的管脚及真值表分别如下：CD4528里同样有两组单稳态电路，（1）和（2）是微分定时输入，（3）脚是使能端，（4）和（5）组成与门电路，（5）脚与（4）脚反相，因为此电路只需要一只脚输入端，我们使用（4）脚同相端输入，将（5）脚接高电平即可。（6）和（7）是输出端。根据真值表，需要将第（3）脚即clear脚接高电平，电路接线如下：图R3和C3组成微分定时，单稳态输出波宽度为0.2*R3*C3*(VDD-VSS)，本电路由10K和0.01UF组成，输出TW宽度为25us（标准值）,远远满足计数器所需要的250ns的时间宽度。根据以上分析画出时钟电路总接线图，如下所示：6、 总体电路原理相关说明 总体原理( 1 )机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。( 2 ) 计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。（3）对于脉冲记数，有测周和测频的方式。测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。测频电路其对于正负一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。（4）显示电路采用静态显示方法，由于静态显示易于制作和调试，原理也较简单，所需元易于购买。7、总体电路原理图8.元器件清单见下表。 器件名称：用处及规格数量IC CD 40106整形1IC CD4518计数2IC 74LS374锁存2IC CD4543译码4IC CD4060时钟产生1IC CD40272分频1IC CD4528单稳态1光电开关管1晶振32.768k1 LED数码显示4 除此外电容电组若干，供电电源等未列入清单。9.参考文献【1】秦曾煌.电工学简明教程，2版.北京：高等教育出版社，2007(6).【2】任致程.新编实用电工电路300例，1版.北京：机械工业出版社，2006(10).【3】齐宝林.电工快速识图，1版.福州：福建科学技术出版社，2005（1）.【4】刘建 河北建筑工程学院报 2008。【5】秦曾煌；电工学简明教程；高等教育出版社；2007.6【6】王澄非；电路与数字逻辑设计实践；东南大学出版社；1999.10【7】李银华；电子线路设计指导；北京航空航天大学出版社；2005.6【8】韩振振；数