抢答器的设计.doc

目录1 EDA技术简介12 抢答器的设计要求13 抢答器的设计分析、组成框图及电路设计14 抢答器的设计及仿真34.1 抢答器的功能34.2 抢答鉴别模块的源程序34.3 抢答鉴别模块的时序仿真图55 设计总结5摘 要：现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即EDA技术。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术式的设计者的工作仅限于利用软件的方式，即利用硬件语言和EDA软件来完成对系统硬件功能的实现，这是电子设计的一个巨大进步。关 键 词：EDA技术 VHDL语言 优先编码 锁存器 1 EDA技术简介EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。2 抢答器的设计要求设计一个可容纳四组参赛者同时抢答的数字抢答器，可判断第一抢答者并报警指示抢答成功，其他组抢答均无效。若提前抢答则对相应抢答组发出警报。要求：给出系统总体组成框图，设计思路，完成以上模块的VHDL实现及功能仿真，顶层文件及整体仿真。3 抢答器的设计分析、组成框图及电路设计分析题目要求，对于一个四人抢答器，四个选手在电路中的起始控制作用是一样的，当裁判员宣布开始抢答时，谁先按下控制开关，他的灯就会亮，而且这时其他三人再按按钮，也会在时间的控制下锁存住其他选手的功能。分析后，可以进行设计：四个人分别为输入端的A,B,C,D。因为四个输入端在电路中应为相等优先级别，但只要有一个输入端为高电平，就会给其他的信号一个反馈，使得他们的输入无效，使他们的灯不亮。所以设计为并行语句，这样就可以完成抢答器的基础部分。组成框图如图3-1，电路设计如图3-2 图 3-1 图3-2 4 抢答器的设计及仿真4.1 抢答器的功能抢答队伍共分为四组A,B,C,D。当主持人按下START键后，四组队伍才可以按抢答键抢答。抢答成功后表示该组的指示灯见亮起，但在主持人未按下START键之前，所有的抢答键按下均是无效的。当任意一个组抢答成功后，其余的组按抢答键无效。抢答键为A,B,C,D四个键。4.2 抢答鉴别模块的源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity qdq is port( rst,clk2:in std_logic; s0,s1,s2,s3:in std_logic; states:buffer std_logic_vector(3 downto 0); light:buffer std_logic_vector(3 downto 0);warm:out std_logic);end qdq ;architecture one of qdq is signal st:std_logic_vector(3 downto 0);beginp1:process(s0,rst,s1,s2,s3,clk2) begin if rst=1 then warm=0;st=0000; elsif clk2event and clk2=1 then -锁存，当有一组选中时其他组再抢答没作用 if (s0=1 or st(0)=1)and not( st(1)=1 or st(2)=1 or st(3)=1 ) then st(0)=1; end if ; if (s1=1 or st(1)=1)and not( st(0)=1 or st(2)=1 or st(3)=1 ) then st(1)=1; end if ; if (s2=1 or st(2)=1)and not( st(0)=1 or st(1)=1 or st(3)=1 ) then st(2)=1; end if ; if (s3=1 or st(3)=1)and not( st(0)=1 or st(1)=1 or st(2)=1 ) then st(3)=1; end if ;warm=st(0) or st(1) or st(2) or st(3);end if ;end process p1;p2:process(states(0),states(1),states(2),states(3),light) begin if (st=0000) then states=0000; elsif (st=0001) then states=0001;elsif (st=0010) then states=0010; elsif (st=0100) then states=0011;elsif (st=1000) then states=0100; end if; light=st;end process p2;end one;4.3 抢答鉴别模块的时序仿真图图4-15 设计总结上机实践中，我发现一不小心就会调用错误，说明了作为软件编程人员是不能粗心大意的，一个程序的质量的高低与你细心与否有着一定的联系。在编程时，我充分使用了结构化的思想，这样程序检查起来也比较方便，调试时也给了我很大方便，只要一个模块一个模块进行调就可以了，充分体现了结构化编程的优势。在设计中要求我要有耐心和毅力，还要细心，稍有不慎，一个小小的错误就会导致结果的不正确，而对错误的检查要求我要有足够的耐心，通过这次设计和设计中遇到的问题，也积累了一定的经验，对以后从事集成电路设计工作会有一定的帮助。在应用VHDL的过程中让我真正领会到了其并行运行与其他软件顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，降低了开发成本，这种设计方法在数字系统设计中发挥越来越重要的作用。通过的紧张工作，完成了我的设计任务抢答器的设计。通过本次课程设计的学习，我深深的体会到设计课的重要性和目的性所在。对软件工程的一些错误理解有了重新的认识。在设计过程中，遇到了很多问题，在解决这些问题的过程中，对它们有了重新的正确认识。更重要的是在设计过程中培养锻炼了我科学严谨的学习、工作作风和认真的态度。本次设计课不仅仅培养了我们的实际操作能力，也培养了我们灵活运用课本知识，理论联系实际，独立自主的进行设计的能力。此次系统设计给我提供了一个既动手又动脑、自学、独立实践的机会，使我养成了勤翻阅各种相关资料的习惯，将书本上的理论知识和实际有机地结合起来，锻炼了实际分析问题和解决问题的能力，提高了适应实际的能力，为今后的学习和实践打下了良好的基础。参考文献1 席砺莼,董丽梅,田梦周,闫宏伟.基于VHDL语言的抢答器系统设计J.现代电子技术.2003(03):79-81.2 张立,张光新，柴磊，周泽魁.FPGA在多功能抢答器系统中的应用J.仪