DSP硬件结构.ppt

第二章TMS320C45xDSP硬件结构 表 各种寻址方式所用到的总线 一 总线结构 图 三级流水线操作 二 流水线 三 中央处理单元 40位算术逻辑运算单元ALU 2个40位累加器 移位 16 30位的桶形移位寄存器 乘法器 加法器单元 比较 选择和存储单元 指数编码器 3 1算术逻辑运算单元 移位寄存器的输出 来自数据总线DB的数据存储器操作数 累加器A中的数据 累加器B中的数据 来自数据总线CB的数据存储器操作数 T寄存器中的数据 ALU的输出为40位被送到累加器A或B 溢出处理 双精度 进位 AG AH AL 保护位 高阶位 低阶位 累加器A 39 32 31 16 15 0 AG AH AL 保护位 高阶位 低阶位 累加器B 39 32 31 16 15 0 累加器A和B的差别仅在于累加器A的31 16位可以用作乘法器的一个输入 图 桶形移位器的功能框图 图 乘法器 加法器单元 比较 选择和存储单元 CSSU 完成累加器的高位字和低位字之间的最大值比较 即选择累加器中较大的字并存储在数据存储器中 不改变状态寄存器ST0中的测试 控制位和传送寄存器 TRN 的值 同时 CSSU利用优化的片内硬件促进Viterbi型蝶形运算 比较 选择和存储单元 CSSU 指数编码器用于支持单周期指令EXP的专用硬件 在EXP指令中 累加器中的指数值能以二进制补码的形式存储在T寄存器中 范围为bit 8至31 指数值定义为前面的冗余位数减8的差值 即累加器中为消除非有效符号位所需移动的位数 当累加器中的值超过了32bits 该操作将产生负值 指数编码器 C54x有三个状态和控制寄存器 它们分别为 状态寄存器ST0 状态寄存器ST1和处理器方式状态寄存器PMST ST0和ST1包括了各种条件和方式的状态 PMST包括了存储器配置状态和控制信息 CPU状态和控制寄存器 辅助寄存器指针 测试 控制标志位 进位位 累加器A的溢出标志 累加器B的溢出标志 数据存储器页指针 状态寄存器ST0 块重复作标志位 直接寻址编辑方式位 XF引脚状态位 保持方式位 中断方式位 溢出方式位 符号位扩展方式位 双16位 双精度算术运算方式位 小数方式位 修正方式位 累加器移位方式位 状态寄存器ST1 中断向量指针 微处理器 微型计算机工作方式位 RAM重复占位位 地址可见位 数据ROM位 CLKOUT时钟输出关断位 乘法饱和方式位 存储饱和位 2 7存储器结构 5402扩展程序存储器 表 特殊功能寄存器I 表 特殊功能寄存器II 1 电源引脚 电源电压分为两级 提供CPU核使用的电源电压CVDD及提供片上外设使用的电源电压DVDD CVDD电压为 1 8V 16 68 91 125 142 DVDD电压为 3 3V 4 33 56 75 112 130 VSS接地 3 14 34 40 50 57 70 76 93 106 111 128 TIDSP上有5类典型电源引脚 1 CPU核电源引脚2 I O电源引脚3 PLL电路引脚4 Flash编程电源引脚 仅C2000系列DSP有 5 模拟电源引脚 仅C2000系列DSP有 将DSP上的所有电源引脚连到各自的供电电源上 每个电源与地引脚都必须接 不能悬空 每个电源引脚附近放置10 100nF旁路瓷片电容 以平滑电源的波动 旁路电容起电荷池的作用 以减少电源上的噪声 在PCB四周均匀分布一些4 7 10uF大电容 数字与模拟部分要独立供电 数字地和模拟地应分开单独连接 强烈推荐采用多层板 为电源和地分别安排专用的层 同层上的多个电源 地用隔离带分割 电源上电次序 推荐首先给CPU核供电 其次给I O供电 再给模拟部分供电 然后才能加到外部输入信号 应考虑电源功率大小 总线负荷 建议使用TI的电源方案 C2000 TPS7333 TPS76333 C5000 TPS767D318 TPS767D301 C6000 PT6931 PT6932 DSP系统电源方案 1 线性稳压器 优点简单 成本低 缺点 效率低 电源器件类型选择应考虑 转换效率 成本和空间 输入电压 输出电压是否可调及路数 输出电流 控制 状态 EN控制 PowerGood状态 2 DC DC控制器 优点大电流 高效率 缺点占地大 3 DC DC控制器 功率开关 优点大电流 高效率 缺点成本高 4 DC DC模块 优点高效率 方便 缺点 成本高 2 控制引脚 这类引脚提供控制信号 MSTRB 24脚 外部数据存储器选通信号 PS 20脚 外部程序存储器片选信号 IS 22脚 I O设备选择信号 IOSTRB 25脚 I O设备选通信号 R W 23脚 读 写信号 HOLD 30脚 请求控制存储器接口信号 HOLDA 23脚 响应控制存储器响应信号 2 控制引脚 这类引脚提供控制信号 MSC 26脚 微状态完成信号 IAQ 29脚 中断请求信号 IACK 61脚 中断响应信号 MP MC 32脚 DSP工作方式选择信号 READY 19脚 数据准备好信号 3 地址引脚 20个地址引脚寻址1M字的外部程序空间 64K字外部数据空间 64K字的片外I O空间 4 数据引脚 16个数据引脚可并行传输16位数据 5 外部中断引脚 一个不可屏蔽中断 4个可屏蔽中断 NMI 63脚 不可屏蔽中断 INT0 64 67脚 可屏蔽外部中断 6 带缓冲区同步串行接口BSP BFSR0 43脚 串口0的同步接收信号 BFSR1 44脚 串口1的同步接收信号 BDR0 45脚 串口0的串行数据接收输入BDR1 47脚 串口1的串行数据接收输入BCLKX0 41脚 串口0的同步时钟信号 BCLKX1 42脚 串口1的同步时钟信号 BFSX0 53脚 串口0的同步发射信号 BFSX1 54脚 串口1的同步发射信号BDX0 59脚 串口0的串行数据发射输出 不发送信号时为高阻 BDX1 60脚 串口1的串行数据发射输出 不发送信号时为高阻 7 主机通信并行接口HPI这个接口主要用于DSP与PC或其他主CPU间的通信 HD0 HD7 数据引脚8位并行I O HCS 17脚 片选信号 HCS 13脚 地址选通信号 HBIL 31脚 字节识别信号 HCNTL0 1 39脚 46脚 主机控制信号 HDS1 2 127 129脚 数据选通信号 HINT TOUT1 51脚 HPI向主机申请中断信号 HRDY 55脚 HPI已将数据准备完毕信号 HR W 18脚 主机向HPI读写信号 通用I O C54只有3个软件控制通用I O引脚 BIO XF BIO分支转移控制输入端口 31脚 主要用于监控外围设备的运行状态 XF外部标志输出端口 27脚 主要用于程序向外设传输标志信息 2 9复位电路 2 10时钟电路 时钟方式 时钟方式的配置方法 PLLMUL 15 12 PLL乘数 PLLDIV PLL除数 PLLCOUNT PLL计数器值 PLLON OFF PLL通 断位 PLLNDIV PLL时钟发生选择位 PLLSTATUS PLL的状态位 11 10 3 2 1 0 时钟方式寄存器CLKMD的功能 PLLNDIV PLLDIV PLLMUL 乘系数 001111 XX0011 0 14150 14150或偶数奇数 0 50 25PLLMUL 11 PLLMUL 1 2PLLMUL 4 表 PLL的乘系数 学生上课交流选题1 DSP的寻址方式 2人2学时 2 DSP汇编指令介绍 6人6学时 3 CCS集成开发环境及