CMOS运算放大器版图设计.doc

摘 要摘 要根据基本CMOS集成运算放大器的电路特点及设计指标，编制了HPSPICE电路通用分析源程序，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和工艺参数，提出了伸缩性版图设计的思想，建立了从性能指标到版图设计的优化路径，为实现模拟集成电路版图的自动设计提供了初步的步骧和程序。运算放大器的版图设计，是模拟集成电路版图设计的典型利用HSPICE对设计初稿加以模拟，然后对不符台设计目标的参数加以修改并迭代模拟，重复这一过程，最终得到优化设计方案，其关键在于寻求目标与决定因素之间的关系。关键词：集成电路；运算放大器；版图设计；布局65第1章 引言AbstractAccording to the basic CMOS integrated circuit operational amplifier characteristics and the design of indicators, the preparation of the General circuit analysis HPSPICE source, derived from simulation results of the simulation parameters and their determinants The relationship between design and to identify indicators of the decision by the geometry of the layout and process parameters, the A flexible layout ideas, the establishment of performance indicators to optimize the layout of the path, for it is Analog integrated circuits are designed to provide automatic layout a preliminary step Xiang and procedures. The territory of op-amp design, analog integrated circuits is a typical layout. Using HSPICE simulation to design the first draft, and then on Taiwan does not modify the parameters of design objectives and iterative simulation, repeat the process, the final optimized design, the key is to seek its objectives and the relationship between the determinants.Keywords: integrated circuits; operational amplifier; Layout Design; layout目 录第1章 引言11.1课题背景11.2电路设计流程11.3主要工作以及任务分配5第2章 版图基础知识62.1版图中的层62.2设计规则112.3电容152.4电阻162.5保护环182.6 MOS集成运放的版图设计19第3章 基本CMOS集成运算放大器模式简介213.1 反向放大器：由压控电流阱或电流预源与负载组成213.2 CMOS差动放大器223.3版图对电路的影响差分放大器23第4章 CMOS集成运放的版图设计294.1 设计指标和电路结构294.2 CMOS运放版图参数的确定294.3 HSPICE使用简介324.4 Cadence使用说明354.5 CMOS运放版图设计424.7电阻版图设计49第5章 总结52参考文献53致谢词55外文资料原文57外文资料翻译文62第1章 引言第1章 引言1.1课题背景运算放大器（常简称为“运放”）是具有很高放大倍数的电路单元。在实际电路中，通常结合反馈网络共同组成某种功能模块。由于早期应用于模拟计算机中，用以实现数学运算，故得名“运算放大器”，此名称一直延续至今。运放是一个从功能的角度命名的电路单元，可以由分立的器件实现，也可以实现在半导体芯片当中。随着半导体技术的发展，如今绝大部分的运放是以单片的形式存在。现今运放的种类繁多，广泛应用于几乎所有的行业当中。编辑本段历史 运算放大器最早被发明作为模拟信号的运算单元，是模拟电子计算机的基本组成部件，由真空电子管组成。第一块集成运放电路是美国仙童（fairchild）公司发明的A741，在60年代后期广泛流行。直到今天A741仍然是各大学电子工程系中讲解运放原理的典型教材。运算放大器的版图设计，是模拟集成电路版图设计的典型利用HSPICE对设计初稿加以模拟，然后对不符台设计目标的参数加以修改并迭代模拟，重复这一过程，最终得到优化设计方案，其关键在于寻求目标与决定因素之间的关系。1.2电路设计流程1.2.1电路设计概述本节先简要说明CMOS电路设计流程，它主要包括确定目标、电路仿真、版图制作和电路测试4步1。完整的CMOS电路设计包含多个步骤，这里将它简要分成4步，如图1-1所示。下面对各步的工作进行说明。第一步是确定设计目标。根据对目标的要求,以及所使用的电路工艺，决定具体的电路指标。这些指标包括：电源电压、功耗、增益、带宽、失真、噪声、输入输 采用工艺电路性能描述第一步 确定目标电路指标 仿真工具器件模型 第二步 电路仿真满足指标要求的电路原理图 版图工具设计规则 第三步 版图制作符合设计规则，和原理图一致的版图生产厂家制作集成电路芯片制成的芯片测试仪器测试电路封装芯片 第四步 电路测试测试结果图1-1 电路设计流程出动态范围、电路面积等。在这一步设计者要对目标有深入透彻的理解，并可通过建模等方法验证目标的可实现性，保证后续工作的顺利进行。第二步是构造电路并进行仿真。这一步通常也叫做电路设计。不过，这个“设计”只是整个电路设计流程中的一步。第三步是版图制作。电路原理图只是器件符号和连线关系的抽象表示，并不等于实际的物理电路，我们需要将原理图转化成具有物理意义的版图，确定电路的实际形状。版图中的器件代替原理图中的符号，版图中的导线代替原理图中的连线，版图的形状就是最终制造的电路的形状。可以说，所见的版图即所得的电路。版图制作中使用EDA工具，根据设计规则，将原理图落实为可物理实现的电路，最终结果是提交给生产厂家的数据文件。人们通常将第二步的电路仿真叫做“前端设计”，将第三步的版图制作叫做“后端设计”。完成版图之后，将数据文件提交给晶片制造厂进行生产，这一过程叫做“流片” 一般经过6周8周时间，厂家制造好电路，将芯片返回设计者手中。第四步是对做好的电路（芯片）进行测试。将芯片封装在管壳或测试PCB板上，使用测试仪器，通过外围电路设计测试，得到设计电路的测试结果。经过“确定目标电路仿真版图制作流片测试”4个步骤，才算完成全套的电路设计流程。将测试结果和最初的电路指标比较，得出电路设计的总结。在此基础上准备下一次的电路设计。1.2.2版图制作在了解了CMOS电路设计流程之后，我们接着说明其中的第三步版图制作的详细过程。如图1-2所示，首先是根据电路原理图画出对应的版图，其实就是把对应的器件摆好，完成连线。因为电路的制造精度有限，所以版图必须满足一定的要求。举一个简单的例子，电路中两条导线必须保持一定间距，否则它们会连在一起。这些电路制造中的种种限制归纳在一起就是版图设计规则按照设计规则画完版图之后，接着就要对它进行检查。因为版图是由人来画的，所以不可避免地存在或多或少的错误，这时就由软件来进行“设计规则检查”（Design Rule Check，DRC）。软件检查所依据的是DRC文件，它和画版图时使用的规则是一致的只不过规则文件是给版图设计者参考用的，而DRC文件则是为软件编写的。当版图没有DRC错误，完全合乎设计规则后，再依靠LVS文件，将它和电路原理图进行比较。如果两者不同，说明版图存在错误，经过修改之后还要重复DRC、LVS的过程。如果两者相同，说明版图和原理图一致，到这一步就完成了版图的制作。完成版图后，可以利用工具提取版图中的寄生参数，对包含这些寄生参数的电路再次进行仿真，从而更准确确定电路的性能。最后把图形格式的版图文件转换成通用格式的二进制文件（GDS文件），提交给生产厂制造。电路原理图 画版图设计规则 DRC检查DRC文件 LVS检查LVS文件 版图文件图1-2 版图制作步骤1.2.3流片完成版图之后，就可以向生产厂家提交文件进行电路制造了。CMOS集成电路生产工厂先进的工艺将各种各样的电路制作在以硅为衬底的圆片上，也就是通常所说的“晶片”（Wafer）。因为建造集成电路生产线的成本极高，因此一次性流片的费用十分昂贵。为了降低流片成本，就需要尽量占满硅片上的空间。对于科研性质的小规模流片，厂家会规定最小的单位流片面积，例如55。这一面积一般来说仍然很大，所以在这个正方形之内又可能包含多个电路的版图。图1-3是具体的说明。厂家生产的产品是包含了多个集成电路的晶片，晶片分成一个个单位面积小块，这些小块既可能是相同的集成电路，也可能是不同的集成电路。小块之间留有空隙，可以根据需要划开。这些小块就是我们通常所说的“芯片”（Chip）。在整个流片过程中，设计者向生产厂家提交芯片版图文件（单位面积小块内所有电路的版图之和），厂家完成电路制造后，向设计者提供一定数量的芯片。 .图1-3 晶片芯片电路设计1.3主要工作以及任务分配本文的主要工作是对CMOS运放电路通过HSPICE，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和I艺参数进行验证。本设计对电路中的电阻、电容、差分放大器等重要元件采用了考虑电气特性的版图设计技术，如：匹配性和对称性。为防止闩锁效应，本设计还运用了保护环保护整个电路。此外，本设计对整个电路采用了提高可靠性的版图技术以保证CMOS运放电路的稳定可靠。整个过程为四个阶段：第一阶段为准备阶段：收集资料，了解有关CMOS运放。第二阶段为资源整理阶段：把有关资源整理出来，汇众并收集，为着手毕业设计进行知识储备。第三阶段为研究落实阶段：这一阶段开始着重我要进行的毕业设计所要用的各种仿真软件的熟悉，本人的毕业设计所要用到的有HSPICE，Candence两种软件。第四阶段为总结归纳阶段：这一阶段主要做的就是检查毕业设计，排版。在指导老师帮助下对毕业设计进行检审，对不足的地方进行修改。第2章 版图基础知识第2章 版图基础知识2.1版图中的层为了更好理解版图的概念，我们先从MOS管说起。如图2-1的PMOS管，左边是电路原理图中的符号，右边是物理结构图。在PMOS管结构图中，包含了P-衬底、N阱、P+有源区、栅极下氧化层、多晶硅栅以及引出G、D、S、B各级的接触孔。基本上，它们是一层一层从下到上叠在一起的。因此，一个MOS管包含了多层结构。图2-1 PMOS符号和物理构造MOS管的制作过程正是按照它的物理从下到上进行的。简单地说，最初只有硅片一层；然后在硅片P-衬底上制作N阱，这是第2层；在N阱内部注入有源区，这是第3层；在有源区上产生氧化物，作为栅极下的氧化层，这是第4层；在氧化层上增加多晶硅栅，这是第5层；最后在MOS管各级上打接触孔，使MOS管能通过金属和其他电路相连，这是第6层。MOS管每一层的制作又包含若干个步骤。实际上除了提到的这6层外，还会加入其它物质层以保证制作的可靠性。整个电路的制作使用了多项工艺，需要执行上百个步骤。这里我们只要知道集成电路是分层制造，器件具有多层的结构。既然集成电路是一层一层制作出来的，那么作为表示它物理构造的版图自然也使用不同的层来表示电路、器件的结构。这些层基本和实际电路中的物理层相对应。表2-1列出了版图中常见层的名称以及它的含义。不同厂家提供的工艺文件中，这些层的名称可能不同，但他们的定义类似。不同的工艺使用的层数有多有少，但都会包含制作NMOS管和PMOS管需要的各层，以及连接用的金属层。表2-1 版图中层的定义层名含义N WelllN阱，PMOS管在N阱中制作Deep N Welll深N阱，做在P型衬底上，在深N阱内做P阱P WelllP阱，做在深N阱内，和P型衬底隔离。当NMOS管做在整个硅片的P型衬底上时，它的衬底一般接最低电位；如果做在P阱内，它的衬底可以接任意电位N SubN型衬底偏置，掺杂浓度高于N阱，用来连接金属导线，给N阱偏置电位P SubP型衬底偏置，掺杂浓度高于P阱，用来连接金属导线，给P阱偏置电位N ActiveNMOS管有源区，做在P型衬底或P阱中P ActivePMOS管有源区，做在N阱中N ImplantN Active的外延，用来保证N Active的精度P ImplantP Active的外延，用来保证P Active的精度Poly多晶硅层，可用做MOS管栅极，多晶硅电阻、PIP电容的下级板Rdummy标明多晶硅电阻范围的冗余层CpolyPIP电容的上级板CmetalMIM电容的上级板Contact连接第1层金属和下面各层的接触孔Metal 1第1层金属Via 1连接第1层、第2层金属的过孔Metal 2第2层金属Via 2连接第2层、第3层金属的过孔Metal 3第3层金属Via 3连接第3层、第4层金属的过孔Metal 4第4层金属Via 4连接第4层、第4层金属的过孔Metal 5第5层金属PAD标明PAD范围的冗余层ESD标明ESD电路范围的冗余层以CMOS反相器为例，基本原理很简单，当输入高电平时，NMOS导通，输出端连接到地；当输入端为低电平时，PMOS导通，输出端连接到VDD。版图的目的就是要以图形的方式形成这两个MOS管，并且有输入、出端，还有连接点连接到地或电源。有源区加POLY自对准形成MOS管子，输入为POLY，输出为金属连线，连接点为CONTACT。首先创建新的cell view背景代表P型衬底，材料为Si-100电阻率约5-10cm，清洗后生长约200氧化层，再以LPCVD(低压化学气相沉积)沉积氮化硅约800A。Wafer厚度大约为750um，但最后打磨贴片后的厚度大约只有约250um。(10000A=1um)氧化层的应用大致可分为：屏蔽、遮蔽、场区及局部绝缘、衬垫、缺陷去除、栅介电层、浅沟槽阻挡，厚度依次约为200A、5000A、3000-5000A、100-200A、 |Vtp|,总是处于饱和状态。因此，当Vin等于Vss时，M1的漏电流为0，Vds2的值等于Vt2，所以，Vout= Vdd- |Vt2| ， 这是最大的输出电压。当Vin从Vss增大至大于Vt1时，M1导通，Vout下降。随着Vin的增加，M1和M2中的电流也增加。|Vds2|随电流的平方关系而增加。当Vds1Vgs1-Vt1时，即Vout- VssVin- Vss-Vt1或VoutVin Vt1，M1饱和。当输出下降至Vout=(W+2*cap)(2*ds+g)，得出当n=W*ds/2*cap*(g+ds)时，finger=n的整体面积大于finger=1的面积。如果ds=x * cap, g=y *cap则n = W/(2*cap) *x / (x+y)，finger=n如果y=z*x，其中z=g/d，则n=W/2*(1+z)*cap，将(1+z)*cap作为一个整体k，则n=(W/2)*(1/k)，k=(1+g/ds)*cap上式可知k越小，n越大，也就是k越小画成多个finger的形式越合算。更直观讲就是栅宽度过大于源漏极的宽度，或者栅超出有源区很大值时，画成finger态就不太经济了。以图例的值计算结果n=60，当然拆分来画，还是要是电路的性能作为最终的依据。这里建议取n为偶数根source端在两边，drain端在中间，注意（以图为例）水平宽度与垂直高度相对比例。尾流源器件目的是提供稳定的电流，其实可以是镜像电流源的一部分，所以画法已经在上次讨论过了。不过考虑与另一晶体管相距较远，应以metal作为连线。晶体管失配会造成很大的影响，为保持晶体管的匹配通常的做法有，中心对称和质心对称（交叉对称）法，这些可以运用在制程偏差很大的项目中。在先进的工艺里，这方面的所占的比重在逐步下降，甚至可以忽略，在种情况下的匹配就是将晶体管尽量靠近，比如共用。二、差模输入变化引起输出的变化电路对称：Rd1=Rd2=RdVgs1=Vgs2=Vgsgm1=gm2=gmVx=-VyVx-Vy=2VxVx=-gmVgsRdVin1=-Vin2Vin1-Vin2=2Vin1Vin1=Vgs+2gmVgsRssAvd=(Vx-Vy)/(Vin1-Vin2)=Vx/Vin1=(-gm)Rd/(1+2gmRss)仅负载失配Rd1Rd2Vgs1=Vgs2=Vgsgm1=gm2=gmVx=-gmVgsRd1Vy=gmVgsRd2Vx-Vy=-gmVgs(Rd1+Rd2)Vin1=-Vin2Vin1-Vin2=2Vin1Vin1=Vgs+2gmVgsRssAvd=(Vx-Vy)/2Vin=(-gm)(Rd1+Rd2)/2/(1+2gmRss)仅晶体管失配beta1beta2gm1gm2Vgs1Vgs2Vin1=-Vin2Vin1-Vin2=2Vin1Vin1-Vgs1=Vin2-Vgs22Vin1=Vgs1-Vgs2Vin1=Vgs1+(gm1Vgs1+gm2Vgs2)RssVin2=Vgs2+(gm1Vgs1+gm2Vgs2)RssVin1=-Vin2Vgs2=-Vgs1(1+2gm1Rss)/(1+2gm2Rss)Vx=-gm1Vgs1RdVy=-gm2Vgs2RdVx-Vy=-Vgs1Rd(gm1+gm2+4gm1gm2Rss)/(1+2gm2Rss)2Vin1=2Vgs1(1+gm1Rss+gm2Rss)/(1+2gm2Rss)Avd=(Vx-Vy)/(Vin1-Vin2)=(Vx-Vy)/2Vin1Avd=(-Rd/2)(gm1+gm2+4gm1gm2Rss)/(1+gm1Rss+gm2Rss)三、视Rss为电流源时，(Vx-Vy)/Vin1|du to vin1=(-Rd1)/(1/gm1)+(1/gm2)-Rd2/(1/gm2)+(1/gm1)(Vx-Vy)/Vin2|du to vin2=(Rd2)/(1/gm2)+(1/gm1)-(-Rd1)/(1/gm1)+(1/gm2)Avd=(Vx-Vy)/(Vin1-Vin2)=-(Rd1+Rd2)/(1/gm1)+(1/gm2)如果Rd1=Rd2=Rd，gm1=gm2=gm，则Avd=-gmRd如果Rd1=Rd2=Rd，gm2=2gm1=gm，则Avd=(-4/3)gmRd第4章 CMOS集成运放的版图设计第4章 CMOS集成运放的版图设计4.1 设计指标和电路结构负载电容CL30pF开环增益(低频)60dB电源电压5V, 0直流功耗100MHz4.2 CMOS运放版图参数的确定二级运放工作原理：第一级采用差动共源共栅器件得到高的电压增益，使用差动信号优点是：能有效抑制共模噪声，输出电压摆幅是单端输出的两倍，偏置电路简单，输出线性度高。M1和M2作为输入管，M5为差动放大器提供偏置电流。第二级采用有源负载共源级放大器以得到高的输出摆幅，M6为有源负载，M7为共源级放大器的输入管。电容Cc为密勒补偿电容，在Vo接一个电容Cl到低，为输出端的负载电容其作用是提高运放的转换速率。，通过对工艺参数和模型参数的适当选取和修改，编制了源程序，适当选取了各管的值直流分析结果表明，各节点电位基本符合理论值，各管工作状态分析也达到开环增益和单位增益带宽等方面的要求，因此模拟分析结果较好地满足了设计指标根据表4-1所列的元器件参数，即可绘制出基本CMOS集成运算放大器表4-1 基本CMOS集成运放的元器件参数元件CcM1M2M3M4M5M6M7M8类型电容NMOSPMOSNMOSPMOSNMOSNMOSW/L尺寸20/16/112/520/112/512/5参数值101pF应用于不同场合不同电路中的运算放大器其特性参数要求是不同的，即仅有已完成的基本CMOS运放往往不能满足用户的需求因此，在前述基本运放版图模式基础上，针对特定条件下具有特殊参数要求的运放的版图设计，揭示各参量与其决定因素之间的内在关系成为CMOS运放版图设计的重要任务以下在一定范围内修改电路中元器件几何参数将不改变工作点的假设前提下。对3个主要特性参数进行讨论（1）开环直流电压增益KpCMOS两级运算放大器的小信号电压增益Kp是两级电压增益Kp1及Kp2之乘积由Kp1=Gm1(Tu2/To4)其中 Kp2=Gm2(Tu7/To6)故得 Kp= Kp1Kp2=gm1gm2(Tu2/To4)(Tu7/To6)由有源负载的CMOS差分放大器等效跨导，可知，其中，所以，即提高差分输入级中，对管的宽长比考研提高开环增益。(2) 静态功耗Po在电源电压一定的条件下，静态功耗主要由静态工作电流决定，因此功耗决于电流镜的宽长比，确定了该四管宽长比之比和沟道长度之后，功耗在很大程度上受阈电压，氧化层厚度，衬底掺杂浓度和栅材料功函数等的影响，假设管子的特性是理想的，且忽略阈电压、衬底掺杂浓度呵栅材料功函数等因素的情况下，发现氧化层厚度与静态功耗的