全加器实验报告.doc_第1页
全加器实验报告.doc_第2页
全加器实验报告.doc_第3页
全加器实验报告.doc_第4页
全加器实验报告.doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

深 圳 大 学 实 验 报 告实验课程名称： 数字电路与逻辑设计 实验项目名称： 全加器 学院： 信息工程学院 专业： 电子信息工程 报告人： 学号： 班级： 指导教师： 张志朋 实验时间： 实验报告提交时间： 一、 实验目的1. 熟悉数据选择器功能并掌握常用的逻辑电路功能测试方法。2. 熟悉RXB-1B数字电路实验箱使用方法。二、 实验仪器及材料1 RXB-1B数字电路实验箱2 器件 74LS54 4路2-3-3-2输入与或非门 74LS283 4位二进制超前进位全加器 74LS48 4线至七段译码器/驱动器（BCC输入，有上拉电阻） 共阴极七段显示数码管三、 实验内容任务一： 74LS283功能测试自行设计实验电路和记录表格。输入端接数字电路实验箱的逻辑开关、输出端接数字电路实验箱的电平指示灯，观察输出结果Fn及进位CO4，并记录下来。 74LS283 引脚排列图任务二：用74LS283设计一个代码转换电路，把四位余3码用十进制数在LED七段数码管上显示出来。（一） 设计方法提示（1）通过余3码与8421BCC码对应关系（如下表所示）找出两种制之间的关系，从而得到码制变换电路。8421BCC码到七段数码管的译码及驱动可采用74LS48，显示可用七段数码管。（2）自行查找集成电路数据手册。查到74LS48的功能和外引脚排列图。（二） 实验方法提示 按设计的电路连线，将余3码输入端d3、d2、d1、d0分别接到四个逻辑开关，按下表所列出的余3码设置四个逻辑开关的状态，记录七段数码管的数字，验证是否符合要求。十进制数8421码余3码000000011100010100200100101300110110401000111501011000601101001701111010810001011910011100四、 实验设计五、 数据记录与处理任务一： CI0A1B1A2B2A3B3A4B4F1F2F3F4CO4任务二：输入输出输入输出余3码理论图形实验图形余3码理论图形实验图形0011100001001001010110100110101101111100六、实验结论指导教师批阅意见：成绩评定： 指导教师签字： 年 月 日备注：注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。 2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内数据记录与处理任务一： CI0A1B1A2B2A3B3A4B4F1F2F3F4CO4任务二：输入输出输入输出余3码理论图形
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论