微机原理第七章.ppt

第7章半导体存储器7 1概述7 1 1半导体存储器的分类与技术指标1 半导体存储器的分类半导体存储器分类如下图所示 一 半导体存储器的特点 1 RAM的分类及特点 1 双极型RAM 存取速度高 集成度低 功耗大 成本高 2 MOS型静态RAM 集成度 功耗介于双极型RAM与动态RAM之间 不需要刷新 3 MOS型动态RAM的特点 必须定时刷新 集成度高 功耗低 价格便宜2 ROM的分类及特点 1 掩膜型ROM 厂家写入 用户只读 2 可编程PROM 用户可编程写入一次 3 紫外光擦除可编程EPROM 可多次擦写 擦除须用紫外光 4 电可擦除的可编程EPROM EPROM 可用电信号多次擦写 二 半导体存储器的技术指标 1 存储容量存储器容量 S 存储单元数 p 数据位数 i 数据位数 i 一般等于芯片数据线的根数 而存储单元个数 p 与存储器芯片的地址线条数 k 有如下关系 p 2k 2 存取速度存取速度用二个指标来衡量 存取时间和存储周期 存取时间是指从CPU给出有效的存储器地址来启动一次存储器读写操作 到该操作完成所经历的时间 存储周期则是指连续两次访问存储器之间所需的最小时间间隔 存储周期等于存取时间加上存储器的恢复时间 7 1 2静态读写存储器SRAM1 工作原理静态读写存储器 SRAM 存储单元的内部结构如图7 2所示 见下页 图7 2SRAM存储单元的内部结构 2 SRAM芯片介绍6264是8K 8的SRAM芯片 其引脚如下图所示 各控制信号的配合如表7 1 见课本 6116是2K 8芯片 其引脚如下图所示 3 SRAM的读写时序存储器读周期时间tRC 读取时间tAA 读恢复时间tRS 二次读操作之间的时间间隔不应小于存储器读周期时间 图7 6存储器读时序 存储器写周期的时序与读周期类似见下图 写周期时间tWC 地址建立时间tAW 写入脉冲宽度tWP 恢复时间tRS 7 1 3动态读写存储器DRAM1 工作原理单管动态读写存储器的工作原理如下图所示 2 DRAM芯片介绍2164A是容量为64K 1位的动态随机存储器芯片 其外部引脚如下图所示 DRAM采用行地址和列地址来确定一个单元 相应片内地址划分为行地址和列地址两组 行列地址共用一组地址信号线分时传送 2164A的数据线有二根 用于输入的Din和用于输出的Dout RAS为行地址选通信号 利用该信号将行地址锁存到芯片内部的行地址缓冲寄存器 CAS为列地址选通信号 利用该信号将列地址锁存到芯片内部的列地址缓冲寄存器 工作时地址总线上先送上行地址 后送上列地址 它们分别在RAS和CAS有效期间被锁存在锁存器中 3 DRAM芯片的读写过程1 数据读出DRAM数据的读出时序如图7 10所示 见下页 图7 102 数据写入DRAM数据写入过程如图7 11所示 见下页 图7 113 刷新DRAM芯片的刷新时序如图7 12所示 见下页 图7 127 2CPU与存储器的连接7 2 1主存容量的扩展方法所需片数 需要扩展的容量 单片容量例如 某系统要增加8K 8的存储容量 若选用2114芯片 1K 4 则需要 8K 8 1K 4 16片 1 位扩展位扩展如图7 13所示 见下图 位扩展的特点 每个存储芯片的地址线和控制线 包括选片信号线 读 写信号线等 并联在一起 以保证对两个芯片及内部存储单元的同时选中 数据线分别引出连接至数据总线的不同位上 以保证通过数据总线一次可访问到8位数据 经过位扩展以后 图7 13所示的8片64K 1芯片等效于图7 14 下图 所示的一片64K 8芯片 2 字扩展字扩展法如图7 15 见下页 所示 该图中4个芯片的地下分配如下 第一片最低地址0000H最高地址3FFFH第二片最低地址4000H最高地址7FFFH第三片最低地址8000H 最高地址BFFFH第四片最低地址C000H最高地址FFFFH图7 1464KX8芯片组 图7 15字扩展 经过字扩展以后 图7 15所示的4片16K 8芯片等效于图7 14所示的一片64K 8芯片 字扩展的特点 各芯片的数据线并联 接至相应的系统数据总线 芯片的地址线并联到地址总线对应位上 地址总线高位接译码器 译码器输出用作各个芯片的片选信号 读写控制信号并联后与控制总线中相应的信号连接 3 字位全扩展扩展方法如图7 16所示 见下页 这8片16K 4芯片经字位扩展后仍等效于图7 14所示的一片64K 8芯片 内存扩展的次序一般是先进行位扩展 构成字长满足要求的内存模块 然后再用若干个这样的模块进行字扩展 使总容量满足要求 7 2 2存储器的译码1 译码的意义及译码电路通过译码控制 使得只有CPU发出的访问地址属于存储器芯片的地址范围时 它才能被选中 图7 16字位全扩展 关于译码电路的实现 可用门电路实现 译码器实现 2 译码的方法 1 线选法这种译码方法是直接用CPU地址总线中某一根高位线作为存存储器芯片的片选信号 线选法有硬件电路简单的优点 但存在严重的地址空间重叠问题 图7 17 见下页 是使用线选法的最简单的例子 地址空间的占用情况如表7 2 见课本 所示 2 全译码法全译码法将未用的CPU高位地址全部作为译码器的输入 再用译码器的输出作为片选信号 图7 17线选法占用地址情况图 下图是全译码法的一个简单示例 全译码法的优点是不会产生地址重叠 缺点是译码电路比线选法复杂 3 部分译码法这种方法介于线选法和全译码法之间 它将未用到的CPU高端地址线的一部分参加译码 以生成对存储器芯片的片选信号 下图是部分译码法的一个简单示例 该6264芯片占二段存储器地址 如表7 3所示 见课本 7 2 38088与存储器连接实例1 二种模式下信号关系用最小模式下的M IO 8086中为M IO 和RD WR这三个信号可以方便地生成最大模式下上面二个信号 如下图所示 2 连接实例例7 18088系统工作于最小模式下时 用128K 8的SRAM芯片构成512K 8的存储体 要求该存储体地址占系统1M地址空间的低512K 画出数据线 地址线及有关控制信号的连接方法 示例电路如下图所示 7 2 48086与存储器的连接1 8086的存储器组织8086若存取一个字节的数据 当然可以用一个总线周期完成 若存取一个规则字 也可以用一个总线周期完成 但若存取一个非规则字 则必须用二个总线周期完成 下图为8086系统的存储体结构 8086增加了8088中没有的BHE引脚 它是高8位数据线允许引脚 三态输出 低电平有效 为0表示数据总线高8位AD15 AD8有效 与最低位地址线A0配合表示当前总线使用情况 如表7 4所示 见课本 2 连接实例例7 28086系统工作于最小模式下时 用64K 8的SRAM芯片构成128K 8的存储体 要求该存储体所占地址空间为00000H 1FFFFH 画出数据线 地址线及有关控制信号的连接方法 示例电路如图7 23所示 见下页 7 3只读存储器及新型存储器7 3 1EPROM的使用1 2764的引脚功能2764是一块8K 8bit的EPROM芯片 它的引脚与前面介绍的SRAM芯片6264兼容 图7 23例7 2电路图2764的引脚图如下页图7 24所示 2 2764的工作过程2764有数据读出 编程写入和擦除3种工作方式 图7 242764的引脚图 1 数据读出把要读出的存储单元地址送到A12 A0上 使CE 0 OE 0 就可在D7 D0上读出需要的数据 读方式下 编程脉冲输入端及编程电压VPP端都接在 5V电源VCC上 2 编程写入对EPROM芯片的编程有两种方式 标准编程和快速编程 标准编程 每给出一个编程负脉冲就写入一个字节的数据 快速编程 使用100 s的编程脉冲依次写完所有要编程的单元 然后从头开始校验每个写入的字节 3 擦除擦除器利用紫外线照射EPROM的窗口 一般15 20分钟 7 3 2E2PROM使用及编程1 E2PROM基本特性E2PROM有以下几个主要特点 1 使用单一的 5V电源 不需要专门的编程电源 2 98C64A的引脚98C64A芯片容量为8K 8bit 引脚如下图所示 3 98C64A的工作过程 1 数据读出 CE 0 OE 0 WE 1时 就可从选中的存储单元中将数据读出 2 编程写入 编程写入98C64A有两种方式 字节写入和自动页写入 字节写入方式一次写入一个字节的数据 每写一个字节 要等到READY BUSY端的状态由低电平变为高电平后 才能开始下一个字节的写入 98C64A的编程写入时序如下页图7 26 CE 0 OE 1时 在WE端加上100ns左右负脉冲 可将数据写入指定存储单元 另一种编程方式称为自动页写入 它一次写完一页 每写完一页判断