多功能数字钟.doc

多功能数字钟一、 设计任务分析数字钟是采用数字电路实现“时”、“分”、“秒”数字显示的计时装置。钟表的数字化在提高报时精度的同时，也大大扩展了它的功能，诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭路灯等。因此，研究数字钟及扩大其应用，有着非常现实的意义。1、 设计目的1）了解数字钟的原理，掌握数字钟的设计、组装与调试方法。2）了解、熟悉各种在制作中用到的中小规模集成电路即芯片的各引脚的功能、作用及其使用使用方法，熟悉集成电路的使用方法。3）练习使用Multisim2001软件2、 设计任务与要求 基本功能：1）时钟显示功能，能够以十进制数字显示“时”、“分”、“秒”。2）具有校准时、分的功能。3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。扩展功能：1）定时控制 2）仿广播电台正点报时 3）报整点时数 4）触摸报整点时数选做功能：1）闹钟功能，可按设定的时间闹时。2）日历显示功能。将时间的显示增加“年”、“月”、“日”。二、 设计方案论证方案一：采用中小规模集成电路实现 采用集成逻辑电路设计具有能实现，日、时、分、秒计时功能和多点定时功能，计时数据的更新每秒自动进行一次，不需程序干预。方案二：EDA技术实现采用 EDA作为主控制器控制外围电路进行电压，时钟控制、键盘和LED控制。此方案逻辑电路复杂，且灵活性较低，不利于各种功能的扩展，在对电路进行检测比较困难。方案三：单片机编程实现在按键较少的情况下，采用独立式4个按键，经软件设计指定的I/O口（P1.0-P1.3）送出逻辑电平，控制数码管显示。根据数字电子钟的设计要求与原理以及特性，本系统采用单片机AT89C52串口输出的形式来设计电路，使功能及效果更完美。比较以上三种方案的优缺点，方案一简洁、灵活、可扩展性好，能完全达到设计要求，同时符合本次课程设计的要求，故采用第一种方案。方案一的整机原理框图：图1.数字钟整机原理框图三、 设计方案实现数字钟电路系统由主体电路和扩展电路两大部分所组成。振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“24翻1” 或“12翻1”规律计数（这里采用前者）。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时、校分、校秒（根据经验可以不校秒）。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类和数量应尽可能少。下面介绍各功能部件与单元电路的设计。1、 单元设计1） 振荡器的设计 振荡器是数字钟的核心。振荡器振荡频率的精确度与稳定度基本上决定数字钟计时的准确度，晶振频率越高，计时准确度越高。因为石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，所以通常选用石英晶体构成振荡器电路。下面介绍三种实现方法：、晶振频率是4MHz的石英晶体振荡器目前常见的石英晶振频率是4MHz时，则振荡器输出频率为4MHz。利用两个非门G1和G2自我反馈，使它们工作在线形状态，然后利用石英晶体Z1来控制振荡频率。时间标准信号的频率很高，要得到秒脉冲，需要分频电路。例如，振荡器输出4MHZ信号，可通过D触发器（如74LS74）进行4分频变成1MHZ，也可以将10分频计数器74LS160（或74LS90）行4分频变成1MHZ，然后送到10分频计数器74LS160（或74LS90），经过6次10分频而获得1HZ的方波信号。图2.晶振频率是4MHz的石英晶体振荡器、晶振频率为32768Hz的石英晶体振荡器如图3所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1Hz的标准脉冲。 图3.晶振频率为32768Hz的石英晶体振荡器、集成电路定时器555与RC组成的多谐振荡器如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里设振荡频率fo =1KHz 。见“参数计算”。图4.集成电路定时器555与RC组成的多谐振荡器2）分频器的设计 分频器的功能主要有两个： 、产生标准秒脉冲信号；、提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。假设振荡器使用集成电路定时器555与RC组成的多谐振荡器，振荡频率fo =1KHz，则选用3片中规模集成电路计数器74LS90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的QA端输出频率为500Hz，第2片的QD端输出为10Hz，第3片的QD端输出为1Hz。图5.分频器3）时分秒计数器的设计 整个计数器电路由秒计数器、分计数器、时计数器串接而成。实现方法多种多样，下面介绍两种：60进制计数器是由一片74LS161和一片74LS192，以及与非门74LS00，采用整体置零法来实现的。24进制计数器也是由一片74LS161和一片74LS192，以及与非门74LS00和非门74LS04，采用整体置零法来实现的。秒计数器和分计数器各自由一个十进制计数器74LS90和一个六进制计数器74LS92（QC输出六分频）串接组成，形成两个六十进制计数器。时计数器可由两个十进制计数器74LS90串接并通过反馈接成二十四制计数器。考虑到电路要尽量简单，元器件数量要尽量少的原因，这里采用后者。图6.六十进制计数器图7.二十四进制计数器4）校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是： 在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 校时方式有“快校时”和“慢校时”两种： “快校时”是，通过开关控制，使计数器对1Hz的校时脉冲计数； “慢校时”是用手动产生单脉冲作校时脉冲。这里采用“快校时”方式的校时电路，如图8所示，电路是由74LS00、74LS04以及电阻、电容开关等组成。其中J1为校“分”用的控制开关，J2为校“时”用的控制开关。校时脉冲采用分频器输出的1Hz脉冲，当J1或J2分别为“0”时可进行“快校时” ，如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时” 。“快校时”方式校时电路的工作原理是：对校“时”电路来说，正常计数时，开关断开，83处为高电平，与非门U25B解锁，82处为低电平，81处为高电平，与非门U25D解锁，则至“时”个位计数器的进位脉冲与“分”十位进位脉冲相同。校时时，开关接通，83处为低电平，80处为高电平，与非门U25D解锁，82处为高电平，与非门U25A解锁，则至“时”个位计数器的进位脉冲与校时脉冲相同，校时脉冲频率越高，校时越快，这里校时脉冲取1Hz。校“分”电路同理。需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，接电容C1、C2可以缓解抖动，必要时还应将其改为去抖动开关电路。图8. “快校时”方式的校时电路图9.“慢校时”方式的校时电路5）译码显示电路的设计译码驱动电路将计数器输出的BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。译码器由六片74LS247（或74LS48）组成，74LS247驱动器是与8421BCD编码计数器配合用的7段译码驱动器。一片74LS247驱动一只数码，72LS247是集电极开路输出，为了限制数码管的导通电流，在72LS247的输出与数码管的输入端之间均应串有限流电阻。译码显示电路可选用74LS47直接驱动共阳极的七段数码管，也可选用74LS48直接驱动共阴极的七段数码管（这里使用后者）。6）清零电路可以设计一个清零电路，使之具有开机清零和不掉电清零两种清零功能：开机清零是指在电路刚刚上电时可以使所有的计数器自动复位，即从零开始工作；不掉电清零是指在电路正常工作时，按动清零开关，使计数器全部回零。清零电路参考原理图如图10所示：图10.清零电路7）主体逻辑电路图由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。通常用几十微法的大电容与0.01mF的小电容相并联 经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示 图11. 主体逻辑电路图8）报时电路的设计仿广播电台正点报时电路的设计 仿广播电台正点报时电路的功能要求是：每当数字钟计时快要到正点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为正点时刻。设4声低音（约500Hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1kHz）发生在59分59秒，它们的持续时间均为1秒。由表可得只有当（Q0、Q1、Q2、Q3分别相当鱼QA、QB、QC、QD）分十位的Q2M2 Q0M2=11 分个位的Q3M1 Q0M1=11 秒十位的Q2S2 Q0S2=11秒个位的Q0S1=1时 音响电路才能工作 表5.5.2 秒个位计数器的状态CP(秒)Q3S1Q2S1Q1S1Q0S1功 能500000510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高音000000停表1 秒个位计数器的状态图12.仿广播电台正点报时电路定时控制电路的设计数字钟在指定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。例 要求上午7时59分发出闹时信号，持续时间为1分钟。 解 7时59分对应数字钟的时个位计数器的状态为(Q3Q 2Q 1Q 0)H1=0111，分十位计数器的状态为(Q3Q2Q1Q0)M2=0101，分个位计数器的状态为(Q3Q2Q1Q0)M1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时）停响。图13.定时控制电路由图可见上午7点59分时,音响电路的晶体管导通,则扬声器发出1kHz的声音。持续1分钟到8点整晶体管因输入端为“0”而截止,电路停闹。 报整点时数电路的设计 报整点时数电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成： 减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。 编码器：将小时计数器的5个输出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的编码要求转换为减法计数器的4个输入端D3、D2、D1、D0所需的BCD码。 逻辑控制电路：控制减法计数器的清“0”与置数。控制音响电路的输入信号。 减法计数器选用74LS191，各控制端的作用如下:为置数端。当=0时将小时计数器的输出经数据输入端D0D1D2D3的数据置入。为溢出负脉冲输出端。当减计数到“0”时，输出一个负脉冲。 为加/减控制器。=1时减法计数。 为减法计数脉冲，兼作音响电路的控制脉冲。编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡诺图可得：D1的逻辑表达式如果用与非门实现上式，则 D2的逻辑表达式D0、D3的逻辑表达式分别为 分进位脉冲 小时计数器输出 减法计数器输入 CPQ4Q3Q2Q1Q0D3D2D1D0100001000120001000103000110011400100010050010101016001100110700111011180100010009010011001101000010101110001101112100101100表2.报整点时数电路编码器的卡诺图接通电源后按触发开关S，使D触发器清“0”，即1Q=0。该清“0”脉冲有两个作用：其一，使74LS191的置数端=0，即将此时对应的小时计数器输出的整点时数置入74LS191； 其二，封锁1kHz的音频信号，使音响电路无输入脉冲。 当分十位计数器的进位脉冲Q2M2的下降沿来到时，经G1反相，小时计数器加1。新的小时数置入74LS191。Q2M2的下降沿同时又使74LS74的状态翻转（原本为1Q=0，现在翻转为1Q=1），1Q经G3、G4延时后使 =1。此时74LS191进行减法计数，计数脉冲由CP0提供。当减法计数到0时，使D触发器的1CP=0，但触发器状态不变。CP0=1时音响电路发出1kHz声音，CP0=0时停响。当=1时，因Q2M2仍为0，CP=1，使D触发器翻转复“0”，74LS191又回到置数状态，直到下一个Q2M2的下降沿来到。如果出现某些整点数不准确，其主要原因是逻辑控制电路中的与非门延时时间不够，产生了竞争冒险现象，可以适当增加与非门的级数或接入小电容进行滤波。 图14.逻辑控制电路由D触发器74LS74与多级与非门组成2、参数计算 参考课本第496页的公式可知图4.集成电路定时器555与RC组成的多谐振荡器的振荡频率为：输出脉冲的占空比所以当f=1KHz，=100nF时，=取=3.3K,则电位器= 3.83K，q763、器件选择设计电路时要选择价格便宜、功耗较低、性能可靠的元器件。石英晶振和555时基电路价格相当，但是石英晶振产生的脉冲相对稳定和准确，因此最好使用石英晶振去南亭村小赛格买74LS92N的发现没货，即比较少人用，而且价格为2.5元/个，比较贵，所以最好用 74LS90N代替。BCD-七段译码器/驱动器74LS48N单价为3.4元/个，74LS47N价格为2元/个，因此可以选用74LS47N驱动共阳极数码管（注意：共阳极数码管的每一笔段要加上几百欧的限流电阻）。报时电路用到的喇叭需要一个NPN型高频小功率管驱动，3DG120比较少见，可用9018代替。1）元器件清单器件类型器件型号参考标识封装数量花费555时基电路555IPC-2221A/22221个0.81=0.8元下降沿触发的二-五-十进制异步计数器74LS, 74LS90NU2, U3, U4,U5,U11,U17, U18IPC-2221A/2222NO147个1.57=10.5元BCD-七段译码器/驱动器74LS, 74LS48NU8,U7, 13,U14,U19, U20IPC-2221A/2222NO166个3.56=21元BCD-共阴数码管LD5101AS6个0.84=4.8元12分频计数器(2分频和6分频)74LS, 74LS92NU6, U12IPC-2221A/2222NO142个2.52=5元六反相器74LS, 74LS04NU24, U26IPC-2221A/2222NO142个12=2元2输入四与非门74LS, 74LS00NU23,U25, U28IPC-2221A/2222N0143个13=3元4输入双与非门74LS, 74LS20NU27IPC-2221A/2222N0141个1.51=1.5元NPN型高频小功率管BJT_NPN, 2N64889018Q1GenericTO-220AB1个0.51=0.5元松开反弹的按键开关SWITCH, SPSTJ1, J2GenericSPST2个0.22=0.4元喇叭BUZZER, BUZZER 200 HzU29GenericBUZZER1个电容0.1uF1个0.054=0.2元0.01uF3个电阻3.3K4个0.056=0.3元1K1个221个备注：这里使用扬声器是因为是以前剩下的，扬声器也可用蜂鸣器代替。BCD-七段译码器/驱动器74LS48N价格很贵，最好用74LS47N代替。表3.元器件清单2） 元器件介绍74LS9074LS90是异步二五十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图15.74LS90引脚排列图16.74LS90功能表通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0（1）、R0（2）对计数器清零，借助S9（1）、S9（2）将计数器置9。其具体功详述如下：（1） 计数脉冲从CP1输入，QA作为输出端，为二进制计数器。（2） 计数脉冲从CP2输入，QDQLQH作为输出端，为异步五进制加法计数器。（3） 若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。（4） 若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。（5） 清零、置9功能。a) 异步清零当R0（1）、R0（2）均为“1”；S9（1）、S9（2）中有“0”时，实现异步清零功能，即QDQCQBQA=0000。b) 置9功能当S9（1）、S9（2）均为“1”；R0（1）、R0（2）中有“0”时，实现置9功能，即QDQCQBQA =1001. 74LS92图17.74LS92内部结构图和引脚排列图18.74LS92功能表4、调试过程这次调试过程中出现了不少问题，第一次调试发现数码管的数字不变化，数字钟不计时，肯定是某个地方出错了，猜测原因有：振荡器连线出错，没产生1Hz的脉冲；计数器的电源引脚、接地引脚没接好导致不工作。经检查，原来是清零端R01、R02没有接地。排除故障后，数字钟的“秒”显示器开始计时，但是“分”和“时”显示器却出现跳动的现象，猜测是“分”和“时”计数器受到干扰的缘故，经检查，原来是校时电路的开关有一端忘了接地，导致“分”和“时”的个位计数器INA一端电平不确定。接地后，“分”和“时”显示器不再跳动。然而一个问题解决了，另外一个问题又出来了。“秒”十位显示器每次出现4的时候，就向“分”个位显示器进1，而不是像00-01-02-59-00-这样逢60进1，检查“秒”计数器，不知道哪里出错，把“秒”十位计数器74LS92的输出端QC接到校