实验一IO口扩展.doc_第1页
实验一IO口扩展.doc_第2页
实验一IO口扩展.doc_第3页
实验一IO口扩展.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验一 简单I/O口扩展实验一、实验目的 1、 熟悉74LS273，74LS244的应用接口方法。 2、掌握用锁存器、三态门扩展简单并行输入、输出口的方法。二、实验内容 逻辑电平开关的状态输入74LS244，然后通过74LS273锁存输出，利用LED显示电路作为输出的状态显示。三、实验原理介绍本实验用到两部分电路：开关量输入输出电路，简单I/O口扩展电路。四、实验步骤1、实验接线：实验箱上CS244接CS0，CS273接CS1，平推开关K1K8接244/273PORT单元的IN0IN7，LED1LED8接244/273PORT单元的0007。2、编辑程序，单步运行，调试程序3、调试通过后，全速运行程序，观看实验结果。4、编写实验报告。五、实验提示74LS244或74LS273的片选信号可以改变，例如连接CS2，此时应同时修改程序中相应的地址。六、实验结果程序全速运行后，逻辑电平开关的状态改变应能在LED上显示出来。例如：K2置于L位置，则对应的LED2应该点亮。七、程序框图附件74LS273和74LS244功能使用说明，参考微机原理与接口技术（第二版）141页。1、74LS27374ls273中文资料:是带有清除端的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。 CPU 的ALE信号必须经过反相器反相之后才能与74LS273的控制端CLK 端相连。(1).1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;(2).当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上.(3)74ls273管脚功能：1D8D为数据输入端，1Q8Q为数据输出端，正脉冲触发，低电平清除，常用作8位地址锁存器。2、74LS244(1).244为三态输出的八组缓冲器和总线驱动器3S,两组控制),其主要电器特性的典型值如下(2).引出端符号:1A11A4,2A12A4输入端/1G, /2G三态允许端(低电平有效)1Y11Y4,2Y12Y4输出端(3).逻辑图:双列直插封装(4).极限值:电源电压 :7
人人文库> 全部分类> 应用文书 > 技术指导

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论