实验2TTL门电路性能参数测试.doc

实验2 TTL门电路性能参数测试一、实验目的1.掌握TTL集成与非门的主要性能参数及测试方法。2.通过实验理解门电路的驱动能力。二、实验原理：TTL芯片74LS00内集成了四个相互独立的二输入与非门。TTL集成与非门在应用中要考查的主要参数有输出高电平VOH、输出低电平VOL、扇出系数N0、电压传输特性和平均传输延迟时间tpd等。图1-2 Iis的测试电路图（1）TTL门电路的输出高电平VOH VOH是与非门有一个或多个输入端接地或接低电平时的输出电压值，此时与非工作管处于截止状态。空载时，VOH的典型值为3.43.6V，接有拉电流负载时，VOH下降。（2）TTL门电路的输出低电平VOLVOL是与非门所有输入端都接高电平时的输出电压值，此时与非工作管处于饱和导通状态。空载时，它的典型值约为0.2V，接有灌电流负载时，VOL将上升。（3）TTL门电路的输入短路电流Iis它是指当被测输入端接地，其余端悬空，输出端空载时，由被测输入端输出的电流值，测试电路图如图1-2。（4）TTL门电路的扇出系数N0扇出系数N0指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此，它有两种扇出系数，即低电平扇出系数N0L和高电平扇出系数N0H。取相对较小的值作为们电路的扇出系数。通常有IiHN0L，故常以N0L作为门的扇出系数。根据集成电路手册查询得到74LS00相关参数，IiL(mA)/IiH(uA)=0.4/20，IoL(mA)/IoH(uA)=8/400。表示门输出高电平时，向外流出电流小于400uA；门输出低电平时，流入电流不大于8 mA。可以求出低电平扇出系数N0L = ，而高电平扇出系数N0H取值= ，门的扇出系数N0= 。N0L的测试电路如图1-3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOlm（手册中规定低电平规范值为0.4V）时的IOL就是允许灌入的最大负载电流，则N0LIOLIis，通常N0L8。根据集成电路手册查询得到CD4001相关参数，IiL(uA)/IiH(uA)=-1/1，IoL(mA)/IoH(mA)=0.51/0.51。可以求出低电平扇出系数N0L = ，而高电平扇出系数N0H取值= ，门的扇出系数N0= 。通常TTL门电路的N0L取值为 ，而CMOS门电路的N0L取值为 。（5）TTL门电路的电压传输特性门的输出电压Vo随输入电压Vi而变化的曲线Vo=f（Vi）称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平VOH、输出低电平VOL、关门电平Voff、开门电平VON等值。测试电路如图1-4所示，采用逐点测试法，即调节Rw，逐点测得Vi及Vo，然后绘成曲线。图1-3 扇出系数测试电路 图1-4 电压传输特性测试电路（6）TTL门电路的平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它意味着门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多少时间。具体的说，是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔，如图1-5所示。由于传输延迟时间很短，一般为ns数量级。 图1-5（a）传输延迟特性 图1-5（b）tpd的测试电路图1-5（a）中的tpdL为导通延迟时间，tpdH为延迟截止时间，平均传输时间为：tpd=(tpdL+tpdH)/2。tpd的测试电路如图1-5（b）所示，由于门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量有奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延时后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后，A点重新回到逻辑“1”。电路的其它各点电平也随着变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为：tpd=T/6。（7）集电极开路的门（OC门）普通门电路的输出端，在不能保证输出状态完全相同时，输出端不能并联，即“线与”，如图1-6这种接法是错误的，若G1输出高电平，G2输出低电平，则有较大的电流流过这两个门的输出级，使门电路损坏。 44 图1-6 OC门电路图 采用OC门可实现“线与”，如图1-7所示。但要注意，在使用OC门时必须在输出端与电源UCC间加上一个合适的上拉电阻RL，以保证OC门正常工作。图1-7 OC门电路线与连接图三、实验设备与器件1、数字逻辑电路实验箱2、数字逻辑电路实验箱扩展板3、芯片74LS00，CD4001。4、5.1K，100，200，500，1K电阻；1K，10K可调电阻5、数字万用表。四、实验预习要求1、复习TTL门电路的工作原理。2、熟悉实验所用集成门电路引脚功能。3、画出实验内容中的测试电路与数据记录表格。 五、实验内容及实验步骤 1、按图接电路。在实验箱上找一个14PIN的插座插上芯片74LS00，在14PIN插座的第7脚接上实验箱的地（GND），第14脚接上电源（UCC）。其它脚的连线参考具体的线路图。2、按照实验原理第一、二部分用万用表测出TTL门电路的输出高电平VOH，输出低电平VOL。3、按图1-2所示连线，测出TTL门电路的输入短路电流Iis。4、按照实验原理求得扇出系数N0。5、按图1-4所示连线，调节电位器RW，使Vi从0V向高电平变化，逐点测量Vi和Vo,将结果记入下表中。Vi00.20.40.60.81.01.52.02.53.03.54.0Vo6、按图1-5所示连线，测得tpd。7、集电极开路OC门电路测试 按图1-7接线，当RL为1K时，验证逻辑功能，填入表5中。 写出输出F的表达式调节电位器Rw，观察RL取值对输出电平的影响。输入输出A BF0 00 11 01 1六、实验报告要求1、记录整理实验结果，并对结果进行分析。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。3、求得扇出系数N0，比较实测数值与理论值是否一致，分析原因。七、思考题1、TTL门电路的无用输入端是否能悬空或接高电平？为什么？2、TTL与非门输入端单个接地和多个输入端并联接地时测出的输入短路电流Iis值是否一样？为什么？如果是或非门，情况又将如何？3、CMOS门电路在什么条件下可以直接驱动TTL门电路？TTL门电路直接驱动CMOS门电路，应注意哪些问题？4、门电路带负载能力主要从哪些方面考虑？从实验参数中，CMOS门电路实际扇出系数远远小于理论值，这里主要原因是什么？八、TTL门电路的使用规则1、接插集成块时，要认清定位标记，不能插反。2、对电源要求在5V+10的范围内工作，电源极性不可接错。3、普通TTL与非门不能并联使用（集电极开路门与三态输出门电路除外），否则不仅会使电路逻辑功能混乱，并会导致器件损坏。4、须正确处理闲置输入端。闲置输入端处理方法：1)悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有的控制输入端必须按逻辑要求接入电路，不允许悬