微机原理13.ppt

1 14 1概述14 2ISA总线14 3PCI总线 第14章总线技术 2 14 1概述 总线是在模块与模块之间或者设备与设备之间传送信息的一组公用信号线 总线的特点在于其公用性 某两个模块或设备之间专用的信号线不能称为总线 总线的基本概念 1970年DEC公司PDP 11小型计算机首次采用总线技术 总线结构的优点 便于采用模块化结构设计方法 简化系统设计标准总线得到各厂商的支持 便于开发相互兼容的硬件板卡和软件模块结构便于系统的扩充和升级便于故障诊断和维修 3 总线的基本概念 微型计算机自诞生以来一直采用总线结构目前在微型计算机系统中常把总线作为一个独立的部件看待微机系统中的I O接口本质上是I O设备与微机系统总线的接口 4 总线的基本概念 按总线传送信息的类别 可以把总线分成控制总线 地址总线和数据总线 总线也包括电源线和地线 5 总线的基本概念 控制总线控制总线用来传送控制信号 定时信号以及具有控制含义的状态信号 在总线上 可以控制其他部件的部件称为总线主控或主设备 被控部件称为从控或从设备 根据不同的使用意义 有的控制信号为双向 有的为单向 有的为三态 有的非三态 6 总线的基本概念 地址总线地址总线上传送地址信号 总线主控用地址信号指定其需要访问的部件 如外设 存储器单元 总线主控发出地址信号后 总线上的所有部件均感受到该地址信号 但只有经过译码电路选中的部件才接收主控的控制信号 并与之通信 地址总线是单向的 即地址信号只能由总线主控至从控 地址总线也是三态的 非主控部件不能驱动地址总线 地址总线的根数决定总线的寻址能力 7 总线的基本概念 数据总线数据总线上传送数据信息 数据总线是双向的 数据信息可由主控至从控 写 也可由从控至主控 读 数据总线是三态的 未被地址信号选中的部件 不驱动数据总线 其数据引脚为高阻 数据总线的根数称为总线宽度 16位总线 指其数据总线为16根 8 总线的性能指标 1 总线宽度数据总线的根数 16位总线 指其数据总线为16根 2 寻址能力取决于地址总线的根数 PCI总线的地址总线为32位 寻址能力达4GB 9 总线的性能指标 3 传输率也称为总线带宽 通常指总线所能达到的最高数据传输率 单位是Bps 每秒传送字节数 计算公式 Q W f NW 数据宽度 f 总线时钟频率 N 完成一次数据传送所需的时钟周期数 PCI总线1 0版的总线带宽132MBps 10 总线的性能指标 4 是否支持突发传送总线上数据传送方式 正常传送 每个传送周期先传送数据的地址 再传送数据 突发传送 支持成块连续数据的传送 只需给出数据块的首地址 后续数据地址自动生成 PCI总线支持突发传送 ISA不支持 5 负载能力总线上能够连接的设备数 11 总线的握手协议 总线握手技术主要是解决主设备取得总线控制权后 如何在主设备和从设备之间实现可靠的寻址和数据传送问题 总线的握手方式 同步总线异步总线半同步总线 12 总线的握手协议 同步总线 Addr Data 总线时钟 读命令 地址 数据 同步总线上所有信号受时钟控制 总线上各模块都在时钟上升沿将信号驱动至稳定或对信号进行采样 主设备在总线上进行读操作时 首先发出读命令和地址 从设备采样并识别地址 在下一个时钟周期内将数据送到总线上 主设备在下一个时钟上升沿把数据读走 同步总线控制电路简单 数据传送速度快 但是要求总线上各模块的操作速度与时钟频率相匹配 否则可能出现传输错误 使系统不可靠 同步总线读数据时序 13 总线的握手协议 异步总线 读命令 地址 数据 主握手 从握手 Addr Data 异步总线上的数据传送不是在总线时钟控制下进行 而是用两条握手信号线采取请求 应答的方式进行 主设备在总线上进行读操作时 首先发出读命令和地址 待稳定后启动主设备握手信号 通知已作好读数准备 从设备识别地址和读命令后将数据送到总线上并启动从设备握手信号 回答数据已送出 主设备读取数据后撤消主设备握手信号 通知数据已接收 从设备撤消从设备握手信号 回答知道数据已被接收 接下来可以开始新的总线周期 异步总线严密的握手信号使数据传送绝对可靠 但是控制电路复杂 且握手信号在总线上来回请求应答造成额外延时 数据传送速度较低 全互锁异步总线读数据时序 14 总线的握手协议 半同步总线 PCI总线和ISA总线都采用半同步协议 Addr Data 主设备时钟 读命令 地址 数据 Data Addr 等待 半同步总线在主设备的时钟信号和从设备的等待信号下传送数据 主设备在总线上进行读操作时 首先发出读命令和地址 从设备采样并识别地址 如果从设备响应速度足够快 能够在一个时钟周期完成操作 则不置起等待信号 如果从设备不能在一个时钟周期完成读操作 那么就需要置起等待信号 直到数据送到总线上再撤消等待信号 主设备在总线周期的第二个时钟上升沿对从设备的等待信号采样 如果等待信号无效 则读取数据 总线周期结束 否则在后续的时钟上升沿对从设备的等待信号采样 直到等待信号无效 再读取数据 总线周期结束 综合了同步总线和异步总线的优点 半同步总线读数据时序 15 总线的层次结构 计算机的总线系统由处于计算机系统不同层次上的若干总线组成 CPU总线 局部总线 系统总线 外部总线 CPU总线CPU RAM ROM 控制芯片组等芯片之间的信号连接关系称为CPU总线或主总线 HostBus 包括控制总线 地址总线和数据总线CPU总线实现了CPU与主存储器 Cache 控制芯片组 以及多个CPU之间的连接 并提供了与系统总线的接口CPU与主存储器以及Cache构成主机系统 16 总线的层次结构 CPU总线CPU总线针对具体处理器设计 因此没有统一的规范 17 系统总线系统总线为主机系统与外围设备之间的通信通道 在主板上 系统总线表现为与扩展插槽相连接的一组逻辑电路和导线 所以系统总线也叫I O通道总线系统总线必须有统一的标准 以便按标准设计各类适配卡ISA EISA MCA VESA PCI AGP 总线的层次结构 18 系统总线 总线的层次结构 主板上同一类型扩展插槽对应位置的引脚是互相连接的 19 局部总线用于主机与外部特定子系统之间的紧密连接 设置局部总线的目的是为了提高CPU与高带宽占用部件 如显卡 之间的数据传输速率PCI VESA AGP为局部总线 总线的层次结构 20 外部总线外部总线用来提供I O设备与系统中其他部件间的公共通信通路 也称为通讯总线 外部总线通常用于微机之间 微机与外设之间 外设与外设之间的连接 外部总线标准化程度最高 适用各种处理器 RS 232C SCSI 小型计算机系统互连 USB 通用串行总线 总线的层次结构 21 总线的层次结构 82439TXSystemController MTXC 82371ABPCIISAIDEXcelerator PIIX4 22 总线的层次结构 23 PC XT结构与PC总线针对IBMPC XT机 8086 PC总线时钟频率4 77MHz 总线宽度8位 寻址能力1MB 半同步时序协议 最快存储器访问周期由4个时钟周期组成 带宽约1MBpsPC AT结构与AT总线针对IBMPC AT机 286 AT总线时钟频率8MHz 总线宽度16位 寻址能力16MB半同步时序协议 最快存储器访问周期由3个时钟周期组成 带宽约5MBpsPC总线与AT总线后来经过标准化 称为ISA总线IndustryStandardArchitecture 工业标准体系结构 微机结构与系统总线的发展 24 EISA总线针对386 486ExtendedISA 扩展工业标准体系结构总线时钟频率8 33MHz 总线宽度32位 寻址能力4GB 半同步时协议 支持突发传送 带宽约33MBpsVESA总线针对486VideoElectronicStandardAssociation 视频电子标准协会 VESA总线也称为VL bus VESALocalBus 总线时钟频率33MHz 总线宽度32位 寻址能力4GB 半同步时协议 支持突发传送 带宽约132MBps 微机结构与系统总线的发展 25 高档PC机的三级总线结构和PCI总线针对Pentium以上处理器PCI PeripheralComponent 外部设备互连 微机结构与系统总线的发展 26 高档PC机的三级总线结构和PCI总线PCI1 0版总线时钟频率33 3MHz 总线宽度32位 寻址能力4GB 半同步时协议 支持突发传送 带宽约132MBpsPCI2 0版总线时钟频率33 3MHz 总线宽度64位 寻址能力4GB 半同步时协议 支持突发传送 带宽约264MBpsPCI2 1版总线时钟频率66 6MHz 总线宽度64位 寻址能力4GB 半同步时协议 支持突发传送 带宽约528MBps 微机结构与系统总线的发展 27 14 2ISA总线 支持8位ISA卡和16位ISA卡 接口卡 插槽 焊接面 元件面为A1 A31 C1 C18 焊接面为B1 B31 D1 D18 28 8位ISA总线接口 8位ISA总线也称为PC总线或XT总线 共有62引脚数据线8根地址线20根控制线21根状态线2根以及时钟 电源 地线 29 地址线A19 A0存储器地址A19 A0 最大存储器1M I O地址A15 A0 最大64K 在PC及XT机上实际使用A9 A0 I O范围为0000 03FFH 8位ISA总线接口 30 数据线D7 D0控制线21条 8位ISA总线接口 AEN AddressEnable 地址允许信号PC总线可由CPU或DMA控制器控制 当DMAC控制总线时 它产生AEN信号 用于禁止CPU控制总线 即 31 控制线21条 8位ISA总线接口 ALE AddressLatchEnable 地址锁存允许在ALE的下降沿锁存来自CPU的地址信号 读 写信号 32 控制线21条 8位ISA总线接口 IRQ7 IRQ2 中断请求信号总线上的设备通过IRQ7 IRQ2向主板上的中断控制器8259发出中断请求 IRQ7 IRQ2对应8259的引脚IR7 IR2 8259的8个请求输入端IR7 IR0中IRQ0被主板上的系统定时器占用 IRQ1被键盘占用 因此 IRQ0和IRQ1不在PC总线上出现 33 控制线21条 8位ISA总线接口 DRQ3 DRQ1 DMA请求信号 DMA控制器8237有四个通道 允许四个设备请求进行DMA传送 但通道0用于DRAM刷新 因此 DRQ0和不在PC总线上出现 DMA响应信号 34 控制线21条 8位ISA总线接口 T C 计数结束信号一次DMA请求可传送多个字节 当任一DMA通道传送结束时 T C上出现高电平 ResetDrv 系统总清信号 35 控制线21条 8位ISA总线接口 I O通道奇偶校验信号 当I O通道上的设备或存储器的奇偶校验有错时 该信号有效 I O通道准备好信号 该信号为低电平时 未准备好 使CPU或DMA插入等待周期 36 16位ISA总线接口 在IBMPC AT 80286 机上首先使用 故又称为AT总线 在8位PC总线上扩展而成 37 16位ISA总线接口 16位ISA总线在扩展PC总线时 保留了原62芯PC总线信号的大部分定义 仅做了少量更改 38 16位ISA总线接口 在扩展的36芯插座上 ISA重新定义了部分信号 24位地址信号 允许最大存储器16M SD15 SD0 16位数据信号 39 SBHE 总线高字节允许 IRQ15 IRQ14 IRQ12 IRQ11 IRQ10 AT机上使用2片中断控制器8259 主片和从片 可有15级中断请求 16位ISA总线接口 DMA请求 响应线 40 16位ISA总线接口 存储器读 写信号 16位访问周期信号 指出当前传送的是16位总线周期 总线主控 当DMA控制器使用总线期间 为低电平 41 14 3PCI总线 PCI总线信号 PCI总线支持32位和64位接口卡 64位卡有94个接插点 32位卡仅有接插点1 62 PCIComponentSide sideB optional mandatory32 bitpins64 bitpins b01b11b14b49b52b62b63b94 微机系统采用98 22边缘接插件 PCI总线的信号线包括必备的和可选的两类 其中必备信号目标设备47条 主设备49条 42 主设备 PCI总线信号 43 目标设备 PCI总线信号 44 PCI总线信号 系统信号CLK 系统时钟信号 为所有处理提供定时 在时钟的上升沿采样总线上各信号线的信号 CLK的频率称为PCI总线的工作频率 为33MHz RST 复位信号 用来使PCI所有的特殊寄存器 定序器和信号恢复初始状态 45 地址和数据信号AD 31 00 地址和数据共用相同的PCI引脚 一个PCI总线传输事务包含了一个地址信号期和接着的一个 或多个 数据期 PCI总线支持猝发读写功能 C BE 3 00 总线命令和字节使能信号 在地址期 C BE 3 0 定义总线命令 在数据期 C BE 3 0 用作字节使能 PAR奇偶校验信号 它通过AD 31 00 和C BE 3 0 进行奇偶校验 PCI总线信号 46 接口控制信号FRAME 当一个主控设备请求总线时 采样FRAME IRDY 若均为无效电平 并且同一时钟的上升沿GNT 为有效电平 就认定以获得总线控制权 在主控设备发起传输时 将FRAME 驱动为有效电平 并一直保持 直到开始传输最后一个数据时将FRAME 驱动为无效电平 IRDY 主设备准备好信号 当与TRDY 同时有效时 数据能完整传输 在写周期 IRDY 指出数据已在AD 31 00 上 在读周期 IRDY 指示主控器准备接收数据 PCI总线信号 47 接口控制信号TRDY 从设备准备好信号 预示从设备准备完成当前的数据传输 在读周期 TRDY 指示数据变量已在AD 31 0 中 在写周期 指示从设备准备好接收数据STOP 从设备要求主设备停止当前数据传送 LOCK 锁定信号 用于锁定目标存储器地址 IDSEL 初始化设备选择 在参数配置读写传输期间 用作设备配置寄存器的片选信号 DEVSEL 设备选择信号 该信号有效时 表明总线上某设备被选中 PCI总线信号 48 仲裁信号REQ 总线占用请求信号 任何主控器都有它自己的REQ 信号 GNT 总线占用允许信号 指明总线占用请求已被响应 任何主设备都有自己的GNT 信号 PCI总线信号 49 总线命令 总线命令在地址期C BE 3 0 线有效时被译码 表明事务的类型 0000中断确认中断识别命令0001特殊周期提供在PCI上的简单广播机制0010I O读从I O口地址中读数据0011I O写向I O地址空间写数据0110存储器读从内存空间中读出数据0111存储器写向内存空间写入数据1100多重存储器读只要FRAME 有效 就应保持存器管道连续 以便大量传输数据 50 数据传输 数据传输由启动方 主控 和目标方 从控 共同完成所有事件在时钟下降沿同步 在时钟上升沿对信号线采样 51 数据传输 a 总线主控设备获得总线控制权后 将FRAME 驱动至有效电平 开始此次传输 同时启动方将目标设备的地址放在AD总线上 命令放在C BE 线上b 目标设备从地址总线上识别出c 启动方停止启动AD总线 同时改变C BE 线上的信号 并驱动IRDY 至有效电平 表示已作好接收数据的准备 52 数据传输 d 目标设备将DEVSEL 驱动至有效电平 将被请求的数据放在AD总线上 并将TRDY 至有效电平 表示总线上的数据有效e 启动方读数据f 目标设备未准备好传送第二个数据块 因此将TRDY 驱动至无效电平 53 数据传输 g 第6个时钟 目标方已将第三个数据块放到数据总线上 但启动方未准备好 故因此将IRDY 驱动至无效电平i 启动方知道第三个数据块是要传输的最后一个 将FRAME驱动至无效电平 停止目标方 同时将IRDY 驱动至有效电平 完成接收j 启动方将IRDY 驱动至无效电平 总线回到空闲状态 54 配置空间 PCI总线实现了参数自动设置功能 每个PCI设备必须提供256字节的空间结构 软件利用这一结构可以测定什么板插入了PCI插槽 从而使软件能够自动地为PCI接口设置系统 PnP PlugandPlay即插即用 系统上电时 配置软件扫描系统的各条总线 确定总线上存在什么设备以及它们需要什么配置 软件读取设备的配置寄存器 确定设备所需地址空间 分配中断以及主设备对总线的访问要求等 55 配置空间 设备识别符码 DeviceID 和厂商识别符码 VenderID 用来标志一个设备 56 配置空间 04H为状态寄