组成原理总复习.ppt

第一章概述 一 选择题型 1 描述PCI总线中基本概念不正确的句子是 C A PCI总线是一个与处理器无关的高速外围设备B PCI总线的基本传输机制是猝发或传送C PCI设备一定是主设备D 系统中只允许有一条PCI总线2 系统总线中控制线的功能是 A A提供主存 I O接口设备的控制信号响应信号B提供数据信息C提供时序信号D提供主存 I O接口设备的响应信号3 完整的计算机应包括 D A运算器 存储器 控制器 B外部设备和主机 C主机和实用程序 D配套的硬件设备和软件系统 4 在 的微型计算机系统中 外设可和主存贮器单元统一编址 因此可以不使用I O指令 A A单总线B双总线C三总线D多总线5 在微型机系统中 外围设备通过 与主板的系统总线相连接 A A适配器B设备控制器C计数器D寄存器6 至今为止 计算机中的所有信息仍以二进制方式表示的理由是 C A 节约元件 B运算速度快 C物理器件的性能决定 D信息处理方便 7 系统总线中地址线的功能是 D A选择主存单元地址 B选择进行信息传输的设备 C选择外存地址 D指定主存和I O设备接口电路的地址 8 从器件角度看 计算机经历了四代变化 但从系统结构看 至今绝大多数计算机仍属于 型计算机 B A 并行B 冯 诺依曼C 智能D 实时处理 二 填空题型 1 在计算机术语中 将运算器和控制器合在一起称为A 而将B 和存储器合在一起称为C A CPUB CPUC 主机 2 为了解决多个A 同时竞争总线 B 必须具有C 部件 A 主设备B 控制权C 总线仲裁 3 计算机的硬件包括A B C 适配器 输入输出设备 A 运算器B 存储器C 控制器 4 总线有A 特性 B 特性 电气特性 C 特性 A 物理B 功能C 机械 5 当代流行的标准总线追求与A B C 无关的开发标准 A 结构B CPUC 技术 6 RISCCPU是克服CISC机器缺点的基础上发展起来的 它具有的三个基本要素是 1 一个有限的A 2 CPU配备大量的B 3 强调C 的优化 A 简单指令系统B 通用寄存器C 指令流水线 总线仲裁部件通过采用A 策略或B 策略 选择其中一个主设备作为总线的下一次主方 接管C A 优先级B 公平C 总线控制权 8 在计算机系统中 多个系统部件之间信息传送的公共通路称为A 就其所传送信息的性质而言 在公共通路上传送的信息包括数据 B C 信息 A 总线B 地址C 控制 9 RISC机器一定是A CPU 但后者不一定是RISC机器 奔腾CPU是B CPU 但奔腾机是C 机器 A 流水B 流水C CISC 10 早期的计算机基于冯 诺依曼体系结构 采用A 处理 现代的计算机系统广泛采用B 处理 这种技术主要有三种形式 时间并行 空间并行和C 串行B 并行C 时间并行 空间并行 第二章数据表示和运算器 一 选择题型 1 若浮点数用补码表示 则判断运算结果是否为规格化数的方法是 C A阶符与数符相同为规格化数B阶符与数符相异为规格化数C数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数2 在机器数 中 零的表示形式是唯一的 B A原码B补码C移码D反码在定点二进制运算器中 减法运算一般通过 来实现 D A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器4 定点字长的字 采用2的补码表示时 一个字所能表示的整数范围是 A A 128 127B 127 127C 129 128D 128 128 5 假定下列字符码中有奇偶校验位 但没有数据错误 采用偶校校验的字符码是 D A11001011B11010110C11000001D110010016 已知X为整数 且 X 补 10011011 则X的十进制数值是 B A 155B 101C 155D 1017 在定点运算器中 无论采用双符号位还是单符号位 必须有 它一般用 来实现 C A译码电路 与非门 B编码电路 或非门 C溢出判断电路 异或门 D移位电路 与或非 8 运算器虽有许多部件组成 但核心部件是 B A 数据总线B 算术逻辑运算单元C 多路开关D 累加寄存器 9 表示法主要用于表示浮点数中的阶码 D A 原码B 补码C 反码D 移码10 X 补 1 X1X2X3X4 当满足 时 X 1 2成立 A A X1 1 X2 X4至少有一个为1B X1 1 X2 X4任意C X1 0 X2 X4至少有一个为1D X1 0 X2 X4任意11 一个8位的二进制整数 若采用补码表示 且由3个 1 和5个 0 组成 则最小值为 C A 127B 32C 125D 3 二 填空题型 1 移码表示法主要用于表示A 数的阶码E 以利于比较两个B 的大小和C 操作 A 浮点B 指数C 对阶 2 为了运算器的A 采用了B 进位 C 乘除法流水线等并行措施 A 高速性B 先行C 阵列 3 26 16 63 16 135 8的值为A A 58 10 4 数的真值变成机器码可采用A 表示法 B 表示法 C 表示法 移码表示法 A 原码B 补码C 反码 5 一个定点数由A 和B 两部分组成 根据小数点位置不同 定点数有C 和纯整数之分 A 符号位B 数值域C 纯小数 6 按IEEE754标准 一个浮点数由A 阶码E 尾数m三部分组成 其中阶码E的值等于指数的B 加上一个固定C A 符号位SB 基值EC 偏移量 7 为运算器构造的A 运算方法中常采用B 加减法C 乘除法或补码乘除法 A 简单性B 补码C 原码 8 正数补码算术移位时 符号位不变 空位补A 负数补码算术左移时 符号位不变 低位补B 负数补码算术右移时 符号位不变 高位补C 低位舍去 A 0B 0C 1 9 字符信息是A 数据 它处理B 领域的问题 国际上采用的字符系统是七单元的C 码 A 符号B 非数值C ASC 码 三 应用题型 1 已知x 0 01111 y 0 11001 求 x 补 x 补 y 补 y 补 x y x y 解 x 原 1 01111 x 补 1 10001所以 x 补 0 01111 y 原 0 11001 y 补 0 11001所以 y 补 1 00111 x 补 11 10001 x 补 11 10001 y 补 00 11001 y 补 11 00111 x y 补 00 01010 x y 补 10 11000所以 x y 0 01010 而x y因为符号位相异 结果发生溢出 2 11分 已知 x 0 1011 y 0 0101 求 x 补 x 补 x 补 y 补 y 补 y 补解 x 补 0 1011 y 补 1 1011 x 补 0 01011 y 补 1 11011 x 补 0 001011 y 补 1 111011 x 补 1 0101 y 补 0 0101 3 设有两个浮点数x 2 10 0 1001 y 210 0 1011 若尾数4位 数符1位 阶码2位 阶符1位 求x y 并写出运算步骤及结果 解 1 对阶 J Ex EY 10B 10B 100B所以Ex EY 则x的尾数右移4位后0 00001001 经过舍入后0001 经过对阶 舍入后 X 210 0 0001 2 尾数求和 SX SY0 0001 SX 0 1011 SY SX SY 0 1100结果为规格化数 所以 X Y 210 0 1100 11 00 4 将十进制数20 59375转换成32位单精度浮点数的二进制格式来存储 解 先将十进制数转换为二进制数 20 59375D 10100 10011B 然后移动小数点 使其在1 2位之间 即 10100 10011 1 0010011 24 e 4于是得到F 0 E 4 127 131X 01001011最后得到32位浮点数的二进制格式为 010000010101001001100000000000000 41A4C000H 5 有一个 码 生成多项式为X4 X3 X2 1 令信息码为110 请求出其CRC校验码 并写出该7位代码 解 信息码为110 1 22 1 21 0 20则信息码的多项式为 1 22 1 21 0 20 24 1 26 1 23 1100000又生成多项式所对应的二进制式为 111011100000 11101 101 1001故CRC校验码为1001 整个CRC码为1101001 校验码的生成过程 1 将信息码按权展开 然后乘以2n k 得一多项式 2 给定多项式 最高次幂为校验码的位数 最低次幂为0 3 将 1 得到的多项式除以给定多项式 所得余数即为校验码的按权展开式 每一步减法是按位减 不发生借位 6 写出下列十进制数的单精度IEEE754编码 1 X 0 625 2 X 9解 1 0 625 0 101 1 01 2 1 根据IEEE754的单精度表达式 该二进制数可表示为 1 0 1 01 2126 127 其中 尾数符号s 0 为正数 f为小数点后的数值 f 01 实际阶码为 1 e 127 1 得e 126 01111110 所以0 625的IEEE754的单精度数表示为 00111111001000000000000000000000 2 9 1001 1 001 23 根据IEEE754的单精度表达式 该二进制数可表示为 1 1 1 001 2130 127 其中 尾数符号s 1 为负数 f为小数点后的数值 f 001 实际阶码为3 e 127 3 得e 130 10000010 所以 9的IEEE754的单精度数表示为 11000001000100000000000000000000 6 求IEEE754单精度数C0400000H对应的十进制数 解 C0400000H 11000000010000000000000000000000 符号位为1 f为1 0 5 e为10000000 则IEEE754表达式为 1 1 1 0 5 2128 127 1 1 5 21 1 5 2 3 07 已知汉字 春 的国标码为343AH 试分别写出它的区位码和机内码 解 春的区位码 国标码 2020H 343AH 2020H 141AH 2026春的机内码 国标码 8080H 343AH 8080H B4BAH 区位码用4位十进制数表示 国标码用4位十六进制数表示 机内码 国标码 8080H国标码 区位码 2020H 第三章 指令系统 一 选择题型 1 变址寻址方式中 操作数的有效地址等于 C A基值寄存器内容加上形式地址 位移量 B堆栈指示器内容加上形式地址 位移量 C变址寄存器内容加上形式地址 位移量 D程序记数器内容加上形式地址 位移量 2 用某个寄存器中操作数的寻址方式称为 寻址 C A直接B间接C寄存器直接D寄存器间接3 单地址指令中为了完成两个数的算术运算 除地址码指明的一个操作数外 另一个常需采用 C A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式4 寄存器间接寻址方式中 操作数处在 B A 通用寄存器B 主存单元C 程序计数器D 堆栈 5 程序控制类指令的功能是 D A进行算术运算和逻辑运算B进行主存与CPU之间的数据传送C进行CPU和I O设备之间的数据传送D改变程序执行顺序6 堆栈寻址方式中 设A为通用寄存器 SP为堆栈指示器 MSP为SP指示器的栈顶单元 如果操作的动作是 A MSP SP 1 SP 那么出栈的动作应是 B A MSP A SP 1 SP B SP 1 SP MSP A C SP 1 SP MSP A D MSP A SP 1 SP 7 指令周期是指 C ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上CPU执行这条指令的时间 D时钟周期时间 8 指令系统采用不同寻址方式的目的是 B A实现存贮程序和程序控制 B缩短指令长度 扩大寻址空间 提高编程灵活性 C可直接访问外存 D提供扩展操作码的可能并降低指令译码的难度9 指令的寻址方式有顺序和跳跃两种方式 采用跳跃寻址方式 可以实现 D A堆栈寻址B程序的条件转移C程序的无条件转移D程序的条件转移或无条件转移 10 算术右移指令执行的操作是 A符号位填0 并顺次右移1位 最低位移至进位标志位 B符号位不变 并顺次右移1位 最低位移至进位标志位 C进位标志位移至符号位 顺次右移1位 最低位移至进位标志位 D符号位填1 并顺次右移1位 最低位移至进位标志位11 二地址指令中 操作数的物理位置可安排在 B A栈顶和次栈顶B两个主存单元C一个主存单元和一个寄存器D两个寄存器12 单地址指令中为了完成两个数的算术运算 除地址码指明的一个操作数以外 另一个数常需采用 C A 堆栈寻址方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式 13 位操作类指令的功能是 C A 对CPU内部通用寄存器或主存某一单元任一位进行状态检测 0或1 B 对CPU内部通用寄存器或主存某一单元任一位进行状态强置 0或1 C 对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置D 进行移位操作14 以下四种类型指令中 执行时间最长的是 C A RR型指令B RS型指令C SS型指令D 程序控制指令 二 填空题型 1 寻址方式按操作数的A 位置不同 多使用B 和C 型 前者比后者执行速度快 A 物理B RRC RS 2 一个较完善的指令系统应包含A 类指令 B 类指令 C 类指令 程序控制类指令 I O类指令 字符串类指令 系统控制类指令 A 数据传送B 算术运算C 逻辑运算 3 形式指令地址的方式 称为A 方式 有B 寻址和C 寻址 A 指令寻址B 顺序C 跳跃 4 指令系统是表征一台计算机性能的重要因素 它的A 和B 不仅影响到机器的硬件结构 而且也影响到C A 格式B 功能C 系统软件 5 RISC指令系统的最大特点是 A 少 B 固定 C 种类少 只有取数 存数指令访问存储器 A 指令条数B 指令长度C 指令格式和寻址方式 6 指令操作码字段表征指令的A 而地址码字段指示B 微小型机多采用C 混合方式的指令格式 A 操作特征与功能B 操作数的地址C二地址 单地址 零地址 7 指令格式中 地址码字段是通过A 来体现的 因为通过某种方式的变换 可以给出B 地址 常用的指令格式有零地址指令 单地址指令 C 三种 A 寻址方式B 操作数有效C 二地址指令 8 堆栈是一种特殊的A 寻址方式 它采用B 原理 按结构不同 分为C 和存储器堆栈 A 数据B 先进后出C 寄存器 9 设D为指令中的形式地址 I为基址寄存器 PC为程序计数器 若有效地址E PC D 则为A 寻址方式 若E I D 则为B 若为相对间接寻址方式 则有效地址为C A 相对B 基值C E PC D 10 条件转移指令 无条件转移指令 转子指令 返主指令 中断返回指令等都是A 指令 这类指令在指令格式中所表示的地址 表示要转移的是B 而不是C A程序控制B 下一条指令的地址C 操作数的地址 11 指令格式是指令用A 表示的结构形式 通常由B 字段和C 字段组成 A 二进制代码B 操作码C 地址码 三 应用题型 1 设机器字长16位 内存容量64K 指令为单字长指令 由50种操作 采用页面 间接和直接三种寻址方式 试问 1 指令格式如何安排 2 存储器能划分为多少页面 每页多少单元 3 能否再增加其他寻址方式 如能 能增加几种 解 1 因为有50种操作 寻址方式由3种 说明操作码至少要6位 寻址方式至少要2位 故地址码最多占16 6 2 8位 因此指令格式可以如下安排 2 因为形式地址为8位 最多可寻址28 256个单元 说明每一页的单元数位256个单元 故可划分的页面 64K 256 256页 3 因为寻址方式占2位 最多可以有4种方式 现只用了3种 故能增加 但只能增加一种 2 某机器采用三地址格式指令 试问完成一条加法指令共需访问几次内存 若该机器指令系统共能完成60种不同的操作 且MAR为10位 试问该机器的指令格式 解 1 三地址指令的一般格式为 取指令一次 去操作数D1一次 去操作数D2一次 存结果D3一次 故共需访问内存四次 2 要完成60种操作 故操作码的位数最少为6位 又MAR为10位 说明D1 D2 D3均为10位 地址码一共需30位 由此可以确定该机器的指令格式应为 整个指令字长位36位 3 某指令系统的指令字长为12位 每个地址码长3位 试提出一种分配方案 使该指令系统有4条三地址指令 8条二地址指令 180条单地址指令 若二地址指令仅有7条 单地址指令最多可有多少条 解 1 由于在该指令系统中有三大类指令 三地址指令 二地址指令和单地址指令 这就说明在设计指令格式时 首先要想办法将这三种指令区分开来 只有拿一些位出来作为特征位 且至少要两位 然而 对于三地址指令而言 地址码就需要3 3 9位 又要能表示4条 说明操作码最少需要2位 而指令字长只有12位 剩余的位数 12 9 2 1位 这就表明用两位作特征位是不可能的 那就只好先用1位特征位将三地址指令同二地址指令和单地址指令区分开来 设特征位为0 表示三地址指令 特征位为1 表示是二地址指令或单地址指令 故三地址指令的格式如下 再看二地址指令有8条 即操作码最少需要3位 地址码共需2 3 6位 故剩余12 3 6 1 2位 这两位可以用来区分二地址指令和单地址指令 假设11表示二地址指令 那么00 01 10这三种情况可以用来表示单地址指令 故二地址指令的格式可设计如下 同时单地址指令的格式可设计如下 下面来考察如果单地址指令采用上述格式 能表示的单地址指令的条数 3 26 3 64 192条 完全能够满足要表示180条指令的要求 2 若二地址指令仅有7条 则多出11111000 111共8条 所以 单地址指令最多可有192 8 200条 第四章 存储器系统 一 选择题型 1 计算机系统中的存贮器系统是指 D ARAM存贮器BROM存贮器C主存贮器D主存贮器和外存贮器2 存储单元是指 B A存放一个二进制信息位的存贮元B存放一个机器字的所有存贮元集合C存放一个字节的所有存贮元集合D存放两个字节的所有存贮元集合 3 相联存贮器是按 进行寻址的存贮器 C A地址方式B堆栈方式C内容指定方式D地址方式与堆栈方式4 某SRAM芯片 存储容量为64K 16位 该芯片的地址线和数据线数目为 D A64 16B16 64C64 8D16 16 5 交叉存贮器实质上是一种 存贮器 它能 执行 独立的读写操作 A A模块式 并行 多个B模块式 串行 多个C整体式 并行 一个D整体式 串行 多个6 主存贮器和CPU之间增加cache的目的是 A A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量 又扩大CPU中通用寄存器的数量7 某计算机字长16位 它的存贮容量是64K 若按字编址 那么它的寻址范围是 B A 0 64KB 0 32KC 0 64KBD 0 32KB 8 双端口存储器在 情况下会发生读 写冲突 B A 左端口与右端口的地址码不同B 左端口与右端口的地址码相同C 左端口与右端口的数据码不同D 左端口与右端口的数据码相同9 一张3 5寸软盘的存储容量为 MB 每个扇区存储的固定数据是 A A 1 44MB 512BB 1MB 1024BC 2MB 256BD 1 44MB 512KB10 某计算机字长32位 其存储容量为16MB 若按双字编址 它的寻址范围是 A0 16MBB0 2MC0 8MBD0 16MB11 贮存器是计算机系统的记忆设备 它主要用来 C A存放数据B存放程序C存放数据和程序D存放微程序 12 某微型机算计系统 其操作系统保存在软盘上 其内贮存器应该采用 C ARAMBROMCRAM和ROMDCCP13 以下四种类型的半导体存储器中 以传输同样多的字为比较条件 则读出数据传输率最高的是 C ADRAMBSRAMC闪速存储器DEPROM14 磁盘驱动器向盘片磁层记录数据时采用 方式写入 B A并行B串行C并行 串行D串行 并行15 CD ROM光盘是 型光盘 可用做计算机的 存储器和数字化多媒体设备 B A重写 内B只读 外C一次 外D多次 内 16 采用虚拟存贮器的主要目的是 B A提高主存贮器的存取速度 B扩大主存贮器的存贮空间 并能进行自动管理和调度 C提高外存贮器的存取速度 D扩大外存贮器的存贮空间17 双端口存储器所以能高速进行读 写 是因为采用 B A高速芯片B两套相互独立的读写电路C流水技术D新型器件 二 填空题型 1 闪速存储器能提供高性能 低功耗 高可靠性及A 能力 为现有的B 体系结构带来巨大变化 因此作为C 用于便携式电脑中 A 瞬时启动B 存储器C 固态盘 2 相联存储器不按地址而是按A 访问的存储器 在cache中用来存放B 在虚拟存储器中用来存放C A 内容B 行地址表C 页表和快表 3 磁表面存储器主要技术指标有A B C 数据传输率 A 存储密度B 存储容量C 平均存取时间 4 广泛使用的A 和B 都是半导体随机读写存储器 前者的速度比后者快 但C 不如后者高 A SRAMB DRAMC 集成度 5 对存储器的要求是A B C 为了解决这三方面的矛盾 计算机采用多级存储体系结构 A 容量大B 速度快C 成本低 Cache是一种A 存储器 是为了解决CPU和主存之间B 不匹配而采用的一项重要硬件技术 现发展为多级cache体系 C 分设体系 A 高速缓冲B 速度C 指令cache与数据cache 7 软磁盘和硬磁盘的A 原理与B 方式基本相同 但在C 和性能上存在较大差别 A 存储B 记录C 结构 8 主存与cache的地址映射有A B C 三种方式 其中组相连方式适度地兼顾了前二者的优点 又尽量避免其缺点 从灵活性 命中率 硬件投资来说较为理想 A 全相连B 直接相连C 组相连 9 存储器的技术指标有A B C 存储器带宽 A 存储容量B 存储时间C 存储周期 10 双端口存储器和多模块交叉存储器属于A 存储器结构 前者采用B 技术 后者采用C 技术 A 并行B 空间并行C 时间并行 11 重写行光盘分A 和B 两种 用户可对这类光盘进行C 信息 A 磁光盘B 相变盘C 随机写入 擦除或重写 12 多个用户公享主存时 系统应提供A 通常采用的方法是B 保护和C 保护 并用硬件来实现 A 存储保护B 存储区域C 访问方式 13 动态半导体存贮器的刷新一般有A B 和C 三种方式 A 集中式B 分散式C 异步式 14 存储A 并按B 顺序执行 这是C 型计算机的工作原理 A 程序B 地址C 冯 诺依曼 三 应用题型 1 已知某8位机的主存采用半导体存贮器 地址码为18位 若使用4K 4位RAM芯片组成该机所允许的最大主存空间 并选用模块条的形式 问 1 若每个摸条为32K 8位 共需几个模块条 2 每个模块内共有多少片RAM芯片 3 主存共需多少RAM芯片 CPU如何选择各模块条 解 1 由于主存地址码给定18位 所以最大存储空间为218 256KB 现每个模块条的存储容量为32KB 所以主存共需256KB 32KB 8个模块条 2 每个模块条的存储容量为32KB 现使用4K 4位的RAM芯片拼成4K 8位 共8组 用地址码的低12 A0 A11 直接接到芯片地址输入端 然后用地址的高3位 A14 A12 通过3 8译码器输出分别接到8组芯片的选片端 共有8 2 16个RAM 3 据前面所得 共需8个模条 每个模条上有16片芯片 故主存共需8 16 128片RAM芯片 2 设有主存M1和辅存M2构成的二级存储体系 其中M1和M2的读出时间分别时1ns和1ms 经实测 该二级存储系统的平均读出时间为100ns 今欲使其减小为10ns 试给出两种改进设计的实现方法 解 设主存的命中率为H M1和M2的读出时间为Tm1和Tm2 已知Tm1 1ns Tm2 1000ns系统平均读出时间Ta 100ns 因为Ta Tm1 1 H Tm2 要想Ta降低 则应该考虑H提高 Tm1和Tm2降低 方案1 提高H原来的H Tm1 Tm2 Ta tm2 1 1000 100 1000 0 901要使Ta 10ns 则H 1 1000 10 1000 0 991 通过改进调度算法是可以实现的 方案2 减小Tm1Tm1 Ta 1 H Tm2 10 1 0 901 1000 0 89ns 这种方法显然是不可行的 方案3 减小tm2Tm2 Ta Tm1 1 H 10 1 1 0 901 90 9ns 只要将辅存的读出时间减小到90 9ns 即可实现目标 3 有一台磁盘机 平均寻道时间为30ms 平均旋转等待时间为120ms 数据传输速率为500B ms 磁盘机上随机存放着1000件每件3000B的数据 现欲把一件件数据取走 更新后再放回原地 假设一次取出或写入所需时间为 平均寻道时间 平均等待时间 数据传送时间 另外 使用CPU更新信息所需时间为 ms 并且更新时间同输入输出操作不相重叠 试问 1 更新磁盘上全部数据需要多少时间 2 若磁盘及转速和数据传输速率都提高一倍 更新全部数据需要多少时间 解 1 读出 写出一块数据所需时间为3000B 500B ms 6ms 由于1000件数据是随机存放的 所以每取出或写入一块数据均要定位 故更新全部数据所需时间为 2 1000 平均寻道时间 平均等待时间 传送一块时间 1000 CPU更新一块数据的时间 2 1000 30 1290 6 ms 1000 4ms 316s 2 磁盘机旋转速度提高一倍后 平均等待时间为60ms 数据传输速率提高一倍 数据传输速率为1000B ms 读出 写入一块数据所需时间为 3000 1000 3ms 故更新全部数据所需时间为 2 1000 30 60 3 1000 4 190s4 假设高速缓存的速度是主存速度的5倍 程序执行时90 的时间可以访问到高速缓存 问采用这种高速缓存之后 加速比为多大 解 设访问一次高速缓存的时间为s 则访问一次主存的时间为5s 则 采用高速缓存之前的程序执行时间T1 5s 采用高速缓存之后的程序执行时间T2 s 0 1 5s 故加速比 T1 T2 5s 1 5s 3 3 5 某微机的寻址范围为64KB 其存储器选择信号为M 接有8片8KB的存储器 试回答下列问题 1 画出选片译码逻辑图 2 写出每片RAM的寻址范围 3 如果运行时发现不论往哪一片存储器存放8KB数据 以A000H起始地址的存储芯片都有相同的数据 分析故障原因 4 若发现译码器中的地址线A13与CPU断线 并搭接到高电平的故障 问后果如何 解 1 选片译码逻辑图如下图所示 2 第0片 0000H 1FFFH第1片 2000H 3FFFH第2片 4000H 5FFFH第3片 6000H 7FFFH第4片 8000H 9FFFH第5片 A000H BFFFH第6片 C000H DFFFH第7片 E000H FFFFH 3 根据题意 第5片RAM与其他RAM芯片同时工作 由于第0片 第4片 第6片 第7片能正常工作 所以译码器没有故障 故原因一定是Y5搭接到了低电平 4 若译码器中的地址线A13与CPU断线 并搭接到高电平上 则读写第0片时 第1片也同时工作 读写第2片时 第3片也同时工作 读写第4片时 第5片也同时工作 读写第6片时 第7片也同时工作 6 一台286计算机具有24位地址 按其最大寻址能力配置一个主存储器 问 1 存储器容量是多少 2 如果用2M 4位存储芯片构成该存储器 共需多少片 3 该存储器需要多少片选信号 用哪些地址信号去产生这些片选信号 解 1 24位地址线的最大寻址能力为224 16M 按最大寻址能力配置的最大存储器容量为16M 8位 2 对2M 4位存储芯片先做位扩展 用两个组成一个2M 8位的存储体 再做字扩展 用8个存储体组成16M 8位存储器 因此共需16M 8 2M 4 16片 3 存储器容量为16M 每个存储体容量为2M 因此需要16 2 8个片选信号 用最高位地址信号A23 A21经3 8译码器产生片选信号 第五章 控制器 一 选择题型 1 同步控制是 C A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式2 微程序控制器中 机器指令与微指令的关系是 B A 每一条机器指令由一条微指令来执行B 每一条机器指令由一段微指令编写的微程序来解释执行C 每一条机器指令组成的程序可由一条微指令来执行D 一条微指令由若干条机器指令组成 3 由于CPU内部的操作速度较快 而CPU访问一次主存所花的时间较长 因此机器周期通常用 来规定 A A主存中读取一个指令字的最短时间B主存中读取一个数据字的最长时间C主存中写入一个数据字的平均时间D主存中读取一个数据字的平均时间4 指令周期是指 C ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间 CCPU从主存取出一条指令加上CPU执行这条指令的时间 D时钟周期时间 5 在CPU中跟踪指令后继地址的寄存器是 B A主存地址寄存器B程序计数器C指令寄存器D状态条件寄存器 6 异步控制常用于 作为其主要控制方式 A A在单总线结构计算机中访问主存与外围设备时 B微型机的CPU控制中 C组合逻辑控制的CPU中 D微程序控制器中 7 同步传输之所以比异步传输具有较高的传输频率是因为同步传输 B D A不需要应答信号 B总线长度较短 C用一个公共时钟信号进行同步 D各部件存取时间较为接近 8 操作控制器的功能是 D A 产生时序信号B 从主存取出一条指令C 完成指令操作的译码D 从主存取出指令 完成指令操作码译码 并产生有关的操作控制信号 以解释执行该指令 9 描述流水CPU基本概念不正确的句子是 ABC A 流水CPU是以空间并行性为原理构造的处理器B 流水CPU一定是RISC机器C 流水CPU一定是多媒体CPUD 流水CPU是一种非常经济而实用的时间并行技术10 带有处理器的设备一般称为 设备 A A 智能化B 交互式C 远程通信D 过程控制 二 填空题型 1 微程序设计技术是利用A 方法设计B 的一门技术 具有规整性 可维护性 C 等一系列优点 A 软件B 操作控制C 灵活性 2 硬布线器的设计方法是 先画出A 流程图 再利用B 写出综合逻辑表达式 然后用C 等器件实现 A 指令周期B 布尔代数C 门电路和触发器 3 CPU从A 取出一条指令并执行这条指令的时间和称为B 由于各种指令的操作功能不同 各种指令的指令周期是C A 存储器B 指令周期C 不相同的 4 当今的CPU芯片除了包括定点运算器和控制器外 还包括A B 运算器和C 管理等部件 A CacheB 浮点C 存储 5 流水CPU是以A 为原理构造的处理器 是一种非常B 的并行技术 目前的C 微处理器几乎无一例外的使用了流水技术 A 时间并行性B 经济而实用C 高性能 6 CPU中至少有如下六类寄存器 除了A 寄存器 B 计数器 C 寄存器外 还应有通用寄存器 状态条件寄存器 数据缓冲寄存器 A 指令B 程序C 地址 7 硬布线控制器的基本思想是 某一微操作控制信号是A 译码输出 B 信号和C 信号的逻辑函数 A 指令操作码B 时序C 状态条件 8 CPU周期也称为A 一个CPU周期包含若干个B 任何一条指令的指令周期至少需要C 个CPU周期 A 机器周期B 时钟周期C 2 9 RISCCPU是克服CISC机器缺点的基础上发展起来的 它具有的三个基本要素是 1 一个有限的A 2 CPU配备大量的B 3 强调C 的优化 A 简单指令系统B 通用寄存器C 指令流水线 10 CPU从A 取出一条指令并执行这条指令的时间和称为B 由于各种指令的操作功能不同 各种指令的时间和是不同的 但在流水线CPU中要力求做到C A 存储器B 指令周期C 一致 11 CPU中 保存当前正在执行的指令的寄存器为A 保存当前正在执行的指令的地址的寄存器为B 保存CPU访存地址的寄存器为C A 指令寄存器IRB 程序计数器PCC 内存地址寄存器AR 12 并行处理技术已经成为计算机发展的主流 它可贯穿于信息加工的各个步骤和阶段概括起来 主要有三种形式 A 并行 B 并行 C 并行 A 时间B 空间C 时间 空间 三 应用题型 1 写出单总线结构计算机中指令MOVEmem1 mem2 的执行过程 其含义是将存储器单元mem1中的数据写入另一个存储器单元 其地址在存储器单元mem2中 解 1 送指令地址 将PC的值送MAR PC MAR 2 计算下一条指令的地址 PC加1送回PC PC 1 PC 3 读入指令 把从存储器中读出的指令经过MDR送入IR中 DBUS MDR IR 4 送源数据地址 IR mem1 MAR 读 5 读数据 将数据临时放在Y寄存器中 DBUS MDR Y 6 送目标数据间接地址 读存储器 IR mem2 MAR 读 7 读目标数据地址 DBUS MDR MAR 8 写数据 Y 0 Z Y MDR 写 2 CPU结构如下图所示 除累加器AC 状态寄存器SR之外还有4个寄存器 各部分连线为数据或地址通路 箭头表示传送方向 要求 1 表明A B C D四个寄存器的名称 2 标明指令传输过程及所涉及的指令传输通道 3 标明数据读传输过程及所涉及的指令传输通道 4 标明数据写传输过程及所涉及的指令传输通道 5 标明程序计数器PC的数据变更方式 解 1 A为数据寄存器 B为地址寄存器 C为指令寄存器 为程序计数器 2 程序计数器D中顺序地址或指令寄存器IR中转移地址 地址寄存器B 主存储器M 主存储器读出指令 数据寄存器A 指令寄存器C 操作控制器 3 存储器读操作源操作数读过程 指令寄存器C中的源操作数地址 地址寄存器B 主存储器M 主存储器读出源操作数 数据寄存器A 累加器ACC ALU 目的操作数读过程 指令寄存器C中的目的操作数地址 地址寄存器B 主存储器M 主存储器读出目的操作数 数据寄存器A ALU 4 存储器写操作累加器AC 数据寄存器A 主存储器M 此处认为在读目的操作数时已将目的地址送地址寄存器B 因此传送运算结果时不需要再送Medellin地址 5 指令顺序执行时 程序计数器D做加1操作 跳跃执行时 由指令寄存器C提供转移地址 第六章 输入输出系统 一 选择题型 1 计算机的外围设备是指 D A输入 输出设备B外存储器C远程通信设备D除了CPU和内存以外的其它设备2 中断向量地址是 C A子程序入口地址B中断服务例行程序入口地址C中断服务例行程序入口地址的指示器D中断返回地址3 CRT的分辨率为1024 1024像素 像素的颜色数为256 则刷新存储器的容量为 B A512KBB1MBC256KBD2MB4 为了便于实现多级中断 保存现场信息最有效的办法是采用 B A通用寄存器B堆栈C存储器D外存 5 发生中断请求的条件是 C A 一条指令执行结束B 一次I O操作结束C 机器内部发生故障D 一次DMA操作结束6 在微型机系统中 外围设备通过 与主板的系统总线相连接 A适配器B设备控制器C计数器D寄存器7 CPU响应中断时 进入 中断周期 采用硬件方法保护并更新程序计数器PC内容 而不是由软件完成 主要是为了 A A能进入中断处理程序 并能正确返回源程序 B节省主存空间 C提高处理机速度 D易于编制中断处理程序 8 在单级中断系统中 CPU一旦响应中断 则立即关闭 标志 以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰 C A中断允许B中断请求C中断屏蔽D中断保护9 周期挪用方式常用于 方式的输入 输出中 A ADMAB中断C程序传送D通道10 一台计算机对n个数据源进行分时采集 送入主存 然后分时处理 采集数据时 最好的方案是使用 D A 堆栈缓冲区B 一个指针的缓冲区C 两个指针的单缓冲区D 几个指针的几个缓冲区11 通道对CPU的请求形式是 B A 自陷B 中断C 通道命令D 跳转指令12 下述I O控制方式中 主要由程序实现 B A PPU