微机原理与接口课件9.ppt

1 微机系统与接口 第四章半导体存储器MEMORY 主要内容存储介质的类别和特点 ROM RAM FLASH 半导体存储器连接IBM PC系列机MEM的内存组织 2 3 时钟复位电路 IO MRDWRALEA19 A8AD7 AD0DENDT RCPUCLKREADYRESET STBOEDO8282DI锁存器 BA收发器OET8286 ABRDWRDBRAM CSDBRDWRI OPORT RDABDBROM 译码器 译码器 译码器 8086 8088典型系统 半导体存储器 外部存储器 总线作用 4 存储介质的类别和特点 存储器 计算机实现大容量记忆功能的核心部件 存储记忆信息 按位存放 位 BIT 存放 具有记忆功能 应用 程序 数据信息 读写 数据发生电路 锁存器 触发器 寄存器UP内部 磁 磁化光 凹坑 激光反射 性能 容量 存取速度 成本内 外部存储器与MPU接口 串 并行Serial Parallel 5 半导体存储器的性能指标 容量 字数 存储单元数 字长 位数微机 8 16 32 64位字长 兼容8位机 字节BYTE为单位62C256 256K 32K 8B27C010 1M 128K 8B 27C210 1M 64K 16B 最大存取时间访问一次存储器 对指定单元写入或读出 所需要的时间几ns到几百ns27C512 15 150nsPC100SDRAM 8 8ns PC133SDRAM 7ns 其它性能指标可靠性 集成度 价格等 6 存储器应用结构 高速 昂贵 低速 价廉 寄存器高速缓存主存储器次存储器 盘 离线存储器 7 半导体存储器分类 半导体存储器Memory 根据运行时存取 读写 过程的不同分类 8 静态随机存取存储器 SRAM 特点 1 基本存储电路主要由R S触发器构成 其两个稳态分别表示存储内容为 0 或为 1 电源供电 存入的数据才可以保存和读出 掉电 原存信息全部丢失 所谓 易失性 volatile 相对非挥发Nonvolatile 2 一个基本存储电路能存储一位二进制数 而一个八位的二进制数则需八个基本存储电路 一个容量为M NB 如64K 8B 的存储器则包含M N个基本存储电路 这些大量的基本存储电路有规则地排列在一起便构成了存储体区分不同的存储单元 每个单元规定一个地址号 9 RAM单元工作原理 Select 1选中单元 Select 1 Read 锁存输入数据Select 1 RD 0三态门开 输出允许 存储器读操作 数据总线 10 RAM芯片简化外部结构 地址线 读写控制 选择芯片 允许 一级译码 数据线 W位 选中2m个单元之一 简化RAM芯片I O引脚 编码信号 11 4 4RAM芯片例 A0 An 1共n个编码信号 2n个输出状态 12 译码器 Decoder 将每个代码译成一个特定输出的信号的电路 翻译原意编码器 encoder 若干 0 1 按一定规律 排在一起 编程不同代码的电路 A0A1An 1 0 00 0 01 1 11 Decoder Encoder 2n个输出状态 n个编码信号 实际 大容量 内部 X Y 双译码或称复合译码结构 13 HM6264参数 8K 8B 100ns 50 100uA 55mA 2V min 维持电压 RAM存储器芯片举例 HM6264 256B 32 8B X 8Y 5 A0 A3 A10 HM6116 16K位 2K 8B X 7 Y4 A0 A3 211 14 SRAM芯片外围电路组成 地址译码器对外部地址信号译码 用以选择要访问的单元 n个地址信号译码max 2n个输出状态 A0 12 213 I O0 78位 I O电路 WE WR OE RD CE或CE CS 关键 三态输出 写入锁存 15 存储器读时序图 WE为高电平 有效数据 指定地址 16 存储器写时序图 有效数据 指定地址A0 A12 A19 17 MPU系统时序 8086存储器读时序 8086存储器写时序 CPU MEM时序配合 请查手册读写周期参数 时序的产生 软件指令 1 取指 2 存储器访问 读 写 18 由于有指令队列的存在 在EU执行指令的同时 BIU可取指令 即BIU和EU可处于并行工作状态 BIUEU 19 存储器读周期时序 20 例假设 DS 3000H BX 500CH 3500CH 9AH执行MOVAL BX 21 DS 3000H BX 500CH 3500CH 9AH执行MOVAL BX 22 DS 3000H BX 500CH 3500CH 9AH执行MOVAL BX 23 DS 3000H BX 500CH 3500CH 9AH执行MOVAL BX T3状态 9 AD7 AD0上出现数据信号10011010AD7AD0数据由3500CH内存单元送出在上升沿检测Ready信号 如果无效自动插入Tw时钟 延长T3 24 DS 3000H BX 500CH 3500CH 9AH执行MOVAL BX 25 存储器写周期时序 26 DS 6000H DI 300AH BL 7CH执行MOV DI BL T1状态 27 DS 6000H DI 300AH BL 7CH执行MOV DI BL 28 DS 6000H DI 300AH BL 7CH执行MOV DI BL 9 继续提供状态信号S6 S3数据信号D7 D0 维持有关控制信号不变在上升沿检测Ready信号 如果无效自动插入Tw时钟 延长T3 29 DS 6000H DI 300AH BL 7CH执行MOV DI BL 30 简化假设 DS 3000H BX 500CH 3500cH 9AH图例执行MOVAL BX 信号变化过程 A19 A0上出现有效信号00110101000000001100 由CPU发出 ALE上出现正脉冲信号 MEMR变低 D7 D0上出现有效信号10011010 由内存送出 MEMR变高 数据进入AL 31 简化假设 DS 4000H DI 301EH AL 87H图例MOV DI AL 32 动态存储器DRAM 原理 电容C存放信息0 1 为保持C中信息 电荷 故需周期性地不断充电 这一过程称为刷新 刷新周期通常为2ms 8ms 集成度高 代价 特殊动态 不断 刷新电路 刷新电路 片外 片 模块 内 33 单管动态存储电路 行 列 1时选中 读 写 存储刷新 逐行进行 1选中 内部进行 刷新放大器重写C 单元线 数据线 存储单元 示意图 34 例i2164A 64K 1bit8片构成64KB64K位 16位地址 复用A0 A7行 RAS 列 CAS 双1 2D结构 无 OE 动态存储器DRAM集成电路 GM72V284418个4M 4bit存储体 banks GM72V564414段16M 4SDRM PD424256 256K 4bit 片构成64KB 片构成64K 16bit 35 PD424256 36 4M BITDRAMPIN排列 37 DRAM地址锁存 38 DRAM芯片地址复用 Multiplexing 39 DRAM读标准时序 R 行 RAW 地址C 列 Column 地址 EarlywritecycleDelayedwritecycleRead Modify WriteCycle 写周期 40 例Read Modify WriteCycle 41 HighSpeedAccessMode 知识 FastPageModeNibbleModeStaticColumnModeEDOPageMode ExtendedDataOut 刷新模式RAS OnlyRefreshCAS Before RASRefreshHiddenRefreshSelfRefresh 42 FastPageMode EDODRAM ExtendedDataOutput 扩展数据输出 一般DRAM行 列选择需充电 快速页模式 FPM 2048位 一页 预测连续访问 同一行下一列 当前读写周期中启动下一存取单元的读写周期 提高30 43 EDOPagemode EDODRAM ExtendedDataOutput 扩展数据输出 一般DRAM行 列选择需充电 快速页模式 FPM 2048位 一页 进一步发展为突发模式RAM 自动预取下四个单元 44 动态存储电路应用 FDRAM 伪DRAM HM65256B HM65512等 与SRAM脚兼容 外特性相似 功耗高高速RAM访问方式 改善读写方式为主 EDODRAM ExtendedDataOutput 扩展数据输出 SDRAMCPU与RAM通过一相同的时钟 PC66 PC100 PC125 PC133 PC150 锁在一起 同步工作 采用双存储体结构 内含两个交错的存储阵列 读写一时下一准备就绪 紧密切换 成倍提高效率 5 8ns PC100 也出现了SSRAM 5 8ns RDRAM Rambus接口技术 DDRRAM基于协议的DRAM 45 SDRAM SynchronousDynamicRandomAccessMemory 同步动态随机存取存储器 同步是指Memory工作需要同步时钟 内部的命令的发送与数据的传输都以它为基准 动态是指存储阵列需要不断的刷新来保证数据不丢失 随机是指数据不是线性依次存储 而是自由指定地址进行数据读写 SDRAM从发展到现在已经经历了四代 分别是 第一代SDRSDRAM 第二代DDRSDRAM 第三代DDR2SDRAM 第四代DDR3SDRAM 显卡上的DDR已经发展到DDR5 第一代与第二代SDRAM均采用单端 Single Ended 时钟信号 第三代与第四代由于工作频率比较快 所以采用可降低干扰的差分时钟信号作为同步时钟 SDRSDRAM的时钟频率就是数据存储的频率 第一代内存用时钟频率命名 如pc100 pc133则表明时钟信号为100或133MHz 数据读写速率也为100或133MHz 之后的第二 三 四代DDR DoubleDataRate 内存则采用数据读写速率作为命名标准 并且在前面加上表示其DDR代数的符号 PC 即DDR PC2 DDR2 PC3 DDR3 如PC2700是DDR333 其工作频率是333 2 166MHz 2700表示带宽为2 7G 46 高集成DRAM RAMModules 多片DRAM SDRAM集成 内存条DIPSIMM 30P 单边缘 8位数据 3 486机成4条使用 DIMM 72P 32位 486单 P5成双使用 168P 64位单条P209 211KMM375S1620BT16M 72bit 条上包括18片16M 4位的SDRAM芯片及一些辅助芯片 特殊RAM FIFO DualPortRAM 47 SIMMRAMModule 48 KMM375S1620BT CLK CS CKE 时钟有效 A0 A11 行列地址RA0 TA11 CA0 CA9 BA0 BA1 Bank选择地址 RAS CAS WE DQM0 7 使输出Hi Z REGE 寄存器允许 DQ0 63 数据 CB0 CB8 ECC检验 VDD VSS 16M位 72的同步动态RAM SDRAM 条 条上包括18片16M 4位的SDRAM芯片及一些辅助芯片 引脚图及引脚定义如图5 8 它的工作电压为3 3V 最高频率可达125MHz 256MBIT 49 只读存储器 ROM 固定程序 数据 表格等 非易失性1 掩膜ROM ReadOnlyMemory 2 PROM ProgrammableROM 熔断或保留熔丝3 EPROMErasableProgrammableUVEPROM 简称EPROM ROM EEPROM ElectricallyErasableProgrammableROM OTP FLASH工艺 50 典型EPROM芯片 Intel27512 编程电压Vpp12 5V 14 0VMax 51 典型EPROM芯片 Intel27512 27512引脚信号A0 A15地址CE片选 OE VPP输出允许 VppO0 O7数据输出NC未用 52 EEPROM与FLASHROM 低容量2816 2817 21V 9 70ms 10 000次中 2864A 8K 8B 5V擦除 2ms 高 28010 128K 8B快闪存储器 FLASHmemory 大容量 快速全擦除 软件在线升级28F001128K 8CMOSFM 兼容F010 28F200BX 002 128K 16 256K 8 HN28F101 128K 8位 12VVpp 5VVcc 10 000 旧 1 000 000次 新 53 存储器连接与扩充 存储器芯片选择 类型 容量 速度 R W 带载能力 功耗一 类型选择二 容量 计算 组合 片内A0 AX 片选三 存取时间与时序配合四 MEM组织 分配字长8 16 32 64 字节基本 86 低字节存偶地址 RAM ROM 54 存储器典型连接 62256 R W 例 片内译码电路62256 32K A0 A14 6264 8KA0 A12选一A0 AX的产生 CPU包括ALE地址锁存 保证单元译码 一级 片选CS的产生 A19 AX 1全译码 部分译码 线译码片选 CS的逻辑电路产生 译码器74LS1388选1 139双4选1 74LS688 8位相等比较器 输出A B的非信号 GAL芯片 55 3 8译码器电路 有效 000001010011100101110111 56 典型译码电路74LS138 57 74LS138 58 比较器74LS688PLD 直接逻辑计算GAL16V8GAL20V8 其他译码电路 59 三种译码方式 全译码法片内寻址未用的全部高位地址线都参加译码 译码输出作为片选信号 全译码的优点是每个芯片的地址范围是唯一确定 而且各片之间是连续的 缺点是译码电路比较复杂 部分译码用片内寻址外的高位地址的一部分译码产生片选信号 部分译码较全译码简单 但存在地址重叠区 线选法高位地址线不经过译码 直接 或经反相器 分别接各存储器芯片的片选端来区别各芯片的地址 软件上必须保证这些片选线每次寻址时只能有一位有效 也会造成地址重叠 且各芯片地址不连续 60 全译码例 A19 A130000000000000100000100000011 A12 A000000000000001111111111111 61 部分译码 A19 A130 x000000 x000010 x000100 x00011 A12 A000000000000001111111111111 问题 如果A18不参加译码 结果如何 62 存储器连接举例 8输入与非门 63 存储器连接举例 74LS30为8输入与非门6116 A0 A10 2K 地址 10100000000000000000 10100000X11111111111A0000 A07FFH 地址重叠区 A0800 A0