自动循环计数器.doc

数字电子技术基础课程设计报告课程设计名称：自动循环计数器学 院：电气与电子工程学院专 业：班 级：学 生 姓 名：指 导 教 师：设计题目：自动循环计数器一、设计目的：1.熟练掌握计数器的应用。2.加深对加减循环计数和显示电路的理解。二、内容及要求：1. 用集成计数器实行39自动循环计数。2. 电路能实现39加法和39减法循环计数。3. 输出用数码显示。根据功能要求构建总体设计思想，比较和选定设计的系统方案，确定整个电路的组成以及各单元电路完成的功能，画出系统框图。三、设计思想： 根据功能要求构建总体设计思想，按照题目要求，系统可以划分为以下各单元部分；基本思想如下：1、译码驱动显示部分：计数输出结果送至译码驱动显示部分。2、控制部分：实现加或减循环计数功能由控制部分完成。3、计数部分：完成BCD码39的可逆加或减循环计数。系统方框图如图1所示。图1 39加/减可逆自动循环计数器系统方框图四、单元电路的设计、参数计算、器件选择及介绍：（一）、译码驱动显示部分1、方案论证方案一：采用74LS47 TTL BCD7段高有效译码/驱动器，数码管需选用共阳极数码管。方案二：74LS48 TTL BCD7段译码器/内部上拉输出驱动。采用74LS48不需要外接上拉电阻。确定方案：故采用74LS48。由于74LS48输出是高有效，所以显示数码管选用LTS547R共阴极数码管。2、元器件型号的选择及参数计算：数码管LTS547R，译码/驱动器74LS48；限流电阻的计算，数码管压降一般为1.82.2V，工作电流1020mA，经试验，静态显示时10 mA亮度相当可观，所以限流电阻R1R7=(5V-2V)/10mA=300,功率为0.012300=0.03W,故电阻选用R1R7=300（1/16W）。3、译码驱动、显示电路的设计74LS48的引脚见图2，74LS48的功能表如表1所示，其中，D C B A为8421BCD码输入端，ag为 7段译码输出端。图2 74LS48引脚图表1 74LS48引脚功能表七段译码驱动器功能表十进数或功能输入BI/RBO输出LTRBID C B A abcdefg0HH0 0 0 0H11111101Hx0 0 0 1H01100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0 1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008Hx1 0 0 0H11111119Hx1 0 0 1H111001110Hx1 0 1 0H000110111Hx1 0 1 1H001100112Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL0000000RBIHL0 0 0 0L0000000LTLxx x x xH1111111 灯测试输入使能端。当LT0时，译码器各段输出均为高电平，显示器各段亮，因此，LT0可用来检查74LS48和显示器的好坏。 动态灭零输入使能端。在LT1的前提下，当/RBI0且输入BDCA000时，译码器各段输出全为低电平，显示器各段全灭，而当输人数据为非零数码时，译码器和显示器正常译码和显示。利用此功能可以实现对无意义位的零进行消隐。 静态灭零输入使能端。只要BI0，不论输入BDCA为何种电平，译码器4段输出全为低电平，显示器灭灯(此时/BIRBO为输入使能)。 动态灭零输出端。在不使用功能时，BIRBO为输出使能。该端主要用于多个译码器级联时，实现对无意义的零进行消隐。实现整数位的零消隐是将高位的RBO接到相邻低位的RBI，实现小数位的零消隐是将低位的RBO接到相邻高位的 RBI。数码管显示原理见图3。图3 数码管显示原理4、译码驱动、显示电路原理图见图4图4 译码驱动、显示原理图（二）、控制部分及循环加减计数部分1、方案论证方案一：74LS191 TTL为4位二进制同步加/减计数器。方案二：74LS190 TTL BCD同步加/减计数器。方案三：74LS192 TTL 可预置BCD双时钟可逆计数器。方案四：74193 TTL 可预置四位二进制双时钟可逆计数器。确定方案：经过比较，结合系统要求，决定采用方案二。2、控制部分及循环加减计数部分的设计集成十进制同步加减计数器CT74LS190，逻辑功能示意图见图5。 图5 逻辑功能示意图见（2）190功能表见表2 表2 74LS190功能表 主要逻辑功能。 74LS138 TTL 三8线译码器逻辑图见图6，外引线见图7，功能表见表3图6 逻辑图 图7 外引线图表3 138功能表控制部分及循环加减计数部分的电路原理图如图8所示。 图8 控制部分及循环加减计数部分的电路原理图状态图如图9所示。图9 加减法状态图五、 总体电路设计图、工作原理及元器件清单1、39可逆自动循环加或减计数器总体电路如图10所示。 2、工作原理由单脉冲产生单元产生的计数脉冲送至74LS190的CP端，做加法时，190的D/端需接地，通过手动开关S2实现。加法计数当加过9时，在CC/CR端将发出一个进位正脉冲，9再加1按照题目要求应该变成3；做减法时按照题目要求3减1应该变成9，在此利用74LS298双4位2选一数据选择器将预置数据3（0011）或9（1001）选择一个数据送给190的预置数据端DCBA，实现的方法是，将加9后产生的正脉冲反相后与减法时减到2由138译码得到的负脉冲进行或运算送至298的CLK端，CLK将预置的无论加或减的预置数0011或1001数据送至190的与之数据端，298的WS端为数据选则端，即WS=1选0011加法预置数，WS=0选1001减法预置数。表4 元器件清单表类别编号型号及参数功能及类别集成电路IC174LS00四2输入端与非门IC274LS04六反相器IC374LS1383-8线译码器IC474LS298四位2选一数据选择器IC574LS190BCD同步加/减计数器IC674LS484线-7段译码器六、 硬件调试测试出现的问题、原因及解决方法在安装调试过程中，遇到了一定的问题，具体如下：通电检查，通电后做加法时，数码管又反应，但显示数据不正确，怀疑是段码连接有误，经查果然如此，经重新调整，故障排除。七、 总结通过这次课程设计，是我收获很大；初步掌握电子电路的计算，掌握了一点数字电路的一般设计方法，具备初步的电路设计能力。同时学会了如何通过网络资源、书刊、教材及相关的专用手册等来查阅所需资料。