5-4 边沿触发的触发器.ppt

1 第5 4节边沿触发的触发器 边沿D触发器 边沿JK触发器 下页 总目录 推出 边沿触发方式的动作特点 2 下页 返回 上页 一 电路结构和工作原理 为了提高触发器的可靠性 增强抗干扰能力 希望触发器的次态仅仅取决于CLK信号的下降沿 或上升沿 到达时刻输入信号的状态 而在此之前和之后输入状态的变化对触发器的次态没有影响 为实现这一设想 人们相继研制成了各种边沿触发的触发器电路 目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器 维持阻塞触发器 利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式 3 下页 返回 上页 1 用两个电平触发D触发器组成的边沿触发器 4 下页 返回 上页 CMOS边沿触发D触发器的特性表 输入信号是以单端D给出的 所以这种触发器叫做D触发器 5 带异步置位 复位端的CMOS边沿触发D触发器 异步复位端 异步置位端 6 7 2 典型集成电路 74HC HCT74中D触发器的逻辑图 8 74HC HCT74的功能表 74HC HCT74的逻辑符号和功能表 具有直接置1 直接置0 正边沿触发的D功能触发器 9 下页 返回 上页 2 维持阻塞触发器 置0阻塞线 置1维持线 置1阻塞线 置0维持线 10 下页 返回 上页 置0阻塞线 维持阻塞结构D触发器 置1维持线 置0维持线置1阻塞线 11 下页 返回 上页 带异步置位 复位端和多输入端的维持阻塞D触发器 12 2 典型集成电路 74LS74 13 下页 返回 上页 例5 4 1 在维持阻塞结构边沿触发D触发器电路中 若D端和CLK的电压波形如图所示 试画出Q端的电压波形 假定触发器的初始状态为Q 0 CLK D Q Q O O O O t t t t 14 下页 返回 上页 3 利用门电路传输延迟时间的边沿触发器 SR锁存器 输入控制门 输入控制门G7 G8的传输延迟时间大于SR锁存器的翻转时间 15 下页 返回 上页 利用门电路传输延迟时间的边沿触发器的特性表 16 返回 二 边沿触发方式的动作特点 触发器的次态仅取决于时钟信号的上升沿 也称为正边沿 或下降沿 也称为负边沿 到达时输入的逻辑状态 而在这以前或以后 输入信号的变化对触发器输出的状态没有影响 这一特点有效地提高了触发器的抗干扰能力 因而也提高了工作可靠性 下页 上页 17 5 3 3负边沿触发JK触发器 负边沿触发器输出状态是根据CP下降沿到达瞬间输入信号的状态来决定的 而在CP变化前后 输入信号状态变化对触发器状态都不产生影响 1 电路结构 18 负边沿触发的JK触发器的真值表 当J K 0时 J与K相反时 状态随J J K 1时 即0 0不变 0 1出0 1 0出1 1 1翻转 设 19 下降沿触发的JK触发器的理想波形图 20 T触发器和T 触发器 T和T 触发器的逻辑功能T和T 触发器是一种可控翻转触发器 在CP的作用下 根据输入信号T情况的不同 决定触发器是否翻转 当T 0时 CP作用沿到来触发器并不翻转 保持原状态 当T 1时 CP作用沿到来 触发器将发生翻转 T 触发器 CP作用沿到来时 其状态一定发生翻转 所以其功能就是令T 1的T触发器 T和T 触发器无独立产品 21 用JK D触发器转换实现T和T 触发器 由JK触发器构成的T T 触发器 用D触发器构成的T T 触发器 22 5 3 4触发器的动态特性 动态特性反映其触发器对输入信号和时钟信号间的时间要求 以及输出状态对时钟信号响应的延迟时间 建立时间 保持时间 脉冲宽度 传输延时时间 传输延时时间 23 保持时间tH 保证D状态可靠地传送到Q 建立时间tSU 保证与D相关的电路建立起稳定的状态 使触发器状态得到正确的转换 最高触发频率fcmax 触发器内部都要完成一系列动作 需要一定的时间延迟 所以对于CP最高工