数字频率计的设计.doc

东 北 石 油 大 学课 程 设 计课 程 低频与数字电路课程设计 题 目 数字频率计的设计 院 系 电子科学学院 专业班级 学生姓名 学生学号 指导教师 2011年7月13日东北石油大学课程设计任务书课程 低频数字电子线路课程设计题目 数字频率计的设计专业 电子信息工程 姓名 学号 主要内容、基本要求、主要参考资料等主要内容：设计一个数字频率计，测量频率范围：1100kHz。频率的LED数字显示。测量信号方波峰峰值35V。基本要求：1.画出数字频率计的结构框图。2.画出系统原理电路图。3.对电路进行仿真实验。4.按要求完成课程设计报告，交激光打印报告和电子文档。主要参考资料：1 阎石.数字电子技术基础M.北京：高等教育出版社，2001.2 彭介华.电子技术课程设计指导M.北京：高等教育出版社，1997.3 孙梅生.电子技术基础课程设计M.北京：高等教育出版社，1998.4 高吉祥. 电子技术基础实验与课程设计M.北京：电子工业出版社，2002.完成期限 2011年7月13日 指导教师 专业负责人 2011 年 7 月 4 日一、任务技术指标学习数字电路中的计数器、译码器、555定时器构成的多谐振荡器、分频器、LED数码管等一些元件的基本原理和功能以及作用。二、总体设计思想1.基本原理数字频率计是用于测量信号（方波、正弦波或其他脉冲信号）的频率，并用十进制数字显示，它具有精度高，测量迅速，读数方便等优点。脉冲信号的频率就是在单位时间内所产生的脉冲个数，其表达式为f=N/T,其中，f为被测信号的频率，N为计数器所累积的脉冲个数。T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。2.系统框图根据这次课程设计的要求：设计一个数字频率计，测量频率范围：1100kHz。频率的LED数字显示。测量信号方波峰峰值35V。由555定时器构成的多谐振荡器可以产生较高的标准频率，经过分频器后可以获得各种时基脉冲（1ms,10ms,0.1s,1s），将被测信号、时基信号通过控制电路，时基信号经控制电路产生闸门信号，控制电路输出高电平，闸门打开，被测脉冲进入计数器计数。若时基信号周期为T，进入计数器输入脉冲为N，被测信号频率f=N/T。控制电路使计数器每次测量从零开始计数，通过显示译码器使信号转换成显示器能识别的码制，最后通过LED显示结果。 多谐振荡器分频器控制电路被测信号输入脉冲计数器显示译码器LED显示 三、具体设计1.总体设计电路这次课程设计的要求是设计一个数字频率计，测量频率范围：1100kHz。频率的LED数字显示。测量信号方波峰峰值35V。所以我先将时钟信号先经过分频器把信号的时间脉冲调整成单位时间脉冲，也就是标准秒信号。这样方便与下面的控制与测频。然后把被测信号以及刚刚获得的标准秒信号都经过控制电路，设置控制电路的目的是检测是否这两个脉冲信号能否成功送入计数器计数。而计数器的作用是对输入脉冲计数。这样我们就有时间脉冲的记录，然后在经过数据锁存器，设置数据锁存器的目的是为了锁定刚刚计数器所记录下来的结果，有稳定的输出，以防计数器的结果丢失。紧接着连接一个显示译码器主要是把信号通过译码器转换成为显示器能够识别的码制，最后则是通过LED显示我们的最终结果。2.模块设计1）时基电路作用是产生一个标准时间信号，可由555定时器构成的多谐振荡器获通过晶体振荡器分频获得。2）分频器分频器的作用是为了获得1 s的标准时间。电路首先对100 Hz信号进行100分频，得到周期为1 s的脉冲信号， 然后再进行二分频得到占空比为50、脉冲宽度为1 s的方波信号，由此获得测量频率的基准时间。利用此信号去打开与关闭控制门，可以获得在1 s时间内通过控制门的被测脉冲的数目。 对100 Hz全波整流输出信号分频，百进制计数器采用两个74160组成用以获得百赫兹以内的脉冲。当计数器输出为二进制数1100100（十进制数为100）时，计数器异步清零，实现一百进制计数。为了获得稳定的分频输出，清零信号与输入脉冲“与”后再清零，使分频输出脉冲在计数脉冲为低电平时能保持一段时间（10 ms）的高电平。电路中采用双JK触发器74HC109中的一个触发器组成T触发器。它将分频输出脉冲整形为脉宽为1s、周期为2s的方波。 从触发器Q端输出的信号加至控制门， 确保计数器只在1 s的时间内计数。从触发器Q端输出的信号作为数据寄存器的锁存信号。3）控制门电路门控电路的功能就是在时基脉冲的作用下首先输入一个标准时间，这个时间内，门控电路产生高电平，送入到闸门另一个输入端，使闸门开启，脉冲信号通过，使计数器记下高电平期间脉冲个数；当门控电路产生低电平时，单稳发出锁存信号，经过暂稳态后计数器清零。稳态开始工作，给门控电路一个信号产生高电平。4）计数，锁存，显示功能计数器的作用是对输入脉冲计数。根据设计要求，最高测量频率为100000 Hz， 应采用6位十进制计数器。 可以选用现成的十进制集成计数器。频率计数器由两块双十进制计数器74HC4518组成。计数器受控制门控制， 每次计数只在JK触发器Q端为高电平时进行。当JK触发器Q端跳变至低电平时，Q端由低电平向高电平跳变，此时，8D锁存器74HC374（上升沿有效）将计数器的输出数据锁存起来送显示译码器。计数结果被锁存以后， 即可对计数器清零。 由于74HC4518为异步高电平清零，所以将JK触发器的Q同100 Hz脉冲信号“与”后的输出信号作为计数器的清零脉冲，由此保证清零是在数据被有效锁存一段时间（10 ms）以后再进行。在确定的时间（1 s）内计数器的计数结果（被测信号频率）必须经锁定后才能获得稳定的显示值。锁存器通过触发脉冲的控制，将测得的数据寄存起来，送显示译码器。锁存器可以采用一般的8位并行输入寄存器，为使数据稳定，最好采用边沿触发方式的器件。选用8D锁存器74HC374可以完成上述功能当时钟脉冲CLOCK的有效延来到时，锁存器的输出等于输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Q* 不变所以在计数期间内，计数器的输出不会送到译码显示器 3.仿真及仿真结果分析仿真图经过仿真调试，各个参数正确，现象正确。能够在信号方波峰峰值35V的范围内，在测量频率1100kHz之间LED数字显示。达到测频效果。四、结论通过对数字频率计的设计与仿真，使我真正的把理论和实际结合在一起。我学到了很多知识，让我们获益匪浅。并且还对模拟电子技术和数字电子技术基础有了更深刻的了解，这对我们以后的专业课学习是很有用的，通过这次课程设计，我收获了很多，明白了很多。通过这次课程设计，我了解了并且学习了multisim软件的一些用法以及如何放置元器件和进行仿真 ，在画原理图的时候遇到了一些从未见过的元器件，就通过查找资料网上学习来认识和了解这些元器件，做仿真之前一定要做好理论分析，设计好各元器件的参数，否则仿真结果会有很大不同制图和仿真的过程是一个考验人耐心的过程，不能急躁，不能马虎。我对示波器还有很多元器件有了新的认识。在大家的帮助下，我基本完成了设计任务，并且充分认识到了自学的重要性以及学以致用的道理。在今后的学习中，我应该多到图书馆和网上看看有关专业方面的书籍来丰富自己的知识。我们以后应该多做一些设计之类的题目，提高同学们的动手能力、分析能力、合作能力。现在有了软件，我们就可以在很短的时间内完成仿真，方便快捷，而且误差小，很适合研究设计。我以后还要多学习软件，目前我所了解的软件还是太少了，一定要虚心学习。参考资料1 童诗白，华成英.模拟电子技术基础M.北京：高等教育出版社，2001.2 阎石.数字电子技术基础M.北京：高等教育出版社，2001.3 彭介华.电子技术课程设计指导M.北京：高等教育出版社，1997.4 孙梅生.电子技术基础课程设计M.北京：高等教育出版社，1998.5 高吉祥. 电子技术基础实验与课程设计M.北京：电子工业出版社，2002.东北石油大学课程设计成绩评价表课程名称低频与数字电路课程设计题目名称数字频率计学生姓名学号指导教师姓名职称序号评价项目指 标满分评分1工作量、工作态度和出勤率按期圆满的完成了规定的任务，难易程度