重庆理工大学 EDA电梯课题设计论文.doc

电梯控制系统的设计一、设计要求：要求用FPGA设计实现一个3层电梯的控制系统。系统的要求如下：（1）电梯运行规则：当电梯处在上升模式时，只响应比电梯所在位置高的上楼请求，由下向上逐个执行，直到最后一个上楼请求执行完毕。如果高层有下楼请求，直接升到有下楼请求的最高楼层，然后进入下降模式。当电梯处在下降模式时，工作方式与上升模式相反。设电梯共有3层，每秒上升或下降一层。（2）电梯初始状态为一层，处在开门状态，开门指示灯亮。（3）一层电梯入口处设有上楼请求开关，二层电梯入口处设有上、下楼请求开关，三层电梯入口处设有下楼请求开关，电梯内部设有乘客到达楼层的停站请求开关及其显示。（4）设置电梯所处位置指示及电梯上升或下降指示。（5）电梯到达有停站请求的楼层后，电梯门打开，开门指示灯亮。开门4s后，电梯门开关闭，开门指示灯灭，电梯继续运行，直至执行完最后一个请求信号后停在当前层。（6）电梯控制系统能记忆电梯内外的请求信号，并按照电梯运行规则工作，每个请求信号执行完毕后随即清除。电梯控制器的设计 控制器的功能模块如图1所示，包括主控制器、分控制器、楼层选择器、状态显示器、译码器和楼层显示器。乘客在电梯中选择所要到达的楼层，同过主控制器的处理，电梯开始运行，状态显示器显示电梯的运行状态。电梯所在的楼层数通过译码器译码从而在楼层显示器中显示。分控制器把有效的请求传给主控制器进行处理，同时显示电梯的运行状态和电梯所在的楼层数。由于控制器相对简单很多，所以主控制器是核心部分。楼层显示器楼层显示器译码器状态显示器主控制器分控制器 图1 电梯控制器原理框图主控制器系统由VHDL语言实现，其输入输出端口定义如下：library ieeeuse ieee std_loigic_unsigned.allentity ladder 3 isporl(clk,switch,close,delay:std_logic； /时钟、开关、提前开门、延时关门 dir: in std_logic_vector(2 down to 0); /所选的楼层 up lift、down lift : in std_logic_vector(3 down to 0); /分控制器上升、下降请求qout : out std_logic_vector(3 down to 0)； /所到达的楼层lamp : out std_logic_vector(1 down to 0); /电梯运行状态end ladder 3结构体分为3个进程，分别完成寄存器的置位复位、电梯运行状态判断、时序电路及电梯运行楼层变化和响应提前延时请求。程序中定义urr（3b上升寄存器），drr（3b的下降寄存器），ur(上升寄存器各位相或)，dr（下降寄存器各位相或），let（判断状态的使能信号），输出端口qout, lamp的内部信号lift、ladd, 时序内部信号time。楼层请求寄存器的复位和置位。如果乘客进入电梯后所选的楼层大于所在的楼层，而且电梯处于上升或者是ladd为“01”的等待状态，则给上升请求寄存器urr相应的为置位。当电梯运行到所在的楼层，在time等于“110”时给该位复位。如果有多个请求则urr响应的位都置位。下降请求寄存器drr原理相似。寄存器urr和drr的各位相或后得到ur和dr信号作为状态变化的条件信号。电梯运行状态的判断 分为3个状态 wait, upper, down。状态图如图2所示。 Wait(等待)Switch=1Down（下降）Upper(上升) ur=1 ur=0,dr=0 ur=0,dr=0 ur =1 dr=1ur=1 图2 电梯控制器的状态转换图当电梯开关switch为“0”时，为等待状态，状态指示信号ladd为“00”。Switch为“1”时，time为“101”而且使能信号let有效时，进行状态确定。没有上升下降请求时也为等待状态。状态信号ladd为“01”；上升状态时信号ladd为“11”；下降状态时状态信号为“10”。时序电路及电梯运行时楼层变化和提前延时关门功能：根据ladd状态对所到达的楼层数信号lift做相应的增减。电梯在time信号跳变到“110”时关门，此时设置使能信号let为“1”，当time信号跳变到“010”时，如果电梯状态信号ladd为“11”，而且使能信号let有效时，电梯层数指示器就增加，如果电梯达到了所选择的楼层，则使能信号复位。电梯门打开。下降原理类似。当电梯处于上升状态时，如果有上升请求的分控制器所在楼层数大于电梯所在的楼层数，当电梯运行到相应的楼层数时，电梯开门，让有请求的乘客进入电梯。分控制器下降请求的原理类似。如果提前开门有效，则等待时间缩短，如果延时信号有效，则等待时间加长。总体框图如下图所示： 4 模块、模块功能及相应程序模块VERYHARDD见图3。该模块是整个程序的核心。主要的设计思想是将电梯的状态划分为四个：一层状态（c1），二层状态 (c2) ，三层状态 (c3) ，开门状态 ( kai )。对每一个状态分析其所有的可能。 图3 模块VERYHARDD library ieee; /up1,up2:是一层二层的上升请求Use ieee.std_logic_1164.all; /down2,down3:是二层、三层的下降请求entity veryhardd is /k1,k2,k3:是在一层、二层、三层停电梯的请求port(up1,up2,clk,down2,down3,k1,k2,k3:instd_logic; /up1,up2,down2,down3,k1,k2,k3均与按键开关相连site:out std_logic_vector(3 downto 1);a1,a2,a3:out std_logic; /a1,a2,a3:显示在哪一层有停电梯请求 mode,door:out std_logic); end veryhardd; /mode:显示电梯现在的运行模式（上升或下降）architecture veryhard_arc of veryhardd is /door:显示现在门的状态（“0”表示关，“1”表示开）type state_type is (c1,c2,c3,kai); begin /a1,a2,a3,door均与发光二极管相连process(clk)variable up1,down1,ting1,ceng1:std_logic_vector(3 downto 1);variable mo,x,y,z:std_logic;variable cnt1,cnt2:integer;variable state:state_type;beginif clkevent and clk=1thenif up1=0thenup1(1):=1;end if;if up2=0thenup1(2):=1;end if;if down3=0then down1(3):=1; end if;if diwn2=0then down1(2):=1; end if; if k1=0then ting1(1):=1; end if; if k2=0then ting1(2):=1; end if;if k3=0then ting1(3):=1; end if; if cnt1ceng1:=”001”;mo:=0; /电梯在一层转为上升模式 if up1/=”000”ordown1/=”000”orting1/000then z:=1; /任何请求都会破坏初态 end if; if z=0then /电梯的初态为一层开门状态 door=1; else doorceng1:=”010”; if mo0then if ting1(2)=1or up1(2)=1then state:=kai; ting1(2):=0; up1(2):=0; elsif down1(3)=1or ting1(3)=1or x=1then state:=c3;x:=0;elsif down1(2)=1or up1(1)=1or ting1(1)=1then mo:=1; end if; else if ting1(2)=1or down1(2)=1thenstate:=kai;ting1(2):=0;down1(2):=0;elsif up1(1)=1or ting1(1)=1or y=1thenstate:=c1;y:=0;elsif up1(2)=1or down1(3)=1or ting1(3)=1then mo:=0;end if; end if;when c3=mo:=1ceng1;=”100”;If ting1(3)=1or down1(3)=1thenstate:=kai;ting1(3):=0;down1(3):=0;elsif down1(2)=1or ting1(2)=1then state:=c2;elsif up1(1)=1or ting1(1)=1then state:=c2; y:=1;elsif up1(2)=1then state:=c2; mo:=0;end if; when kai=door=1; if cnt23 thencnt2:cnt2+1;else door=0; cnt2:=0; if ceng1=”001”then state:=c1; elsif ceng1=”010”then state:=c2; else state:=c3; end if;end if; end case; cnt1:=0; end if; end if; site=ceng1; a1=ting(1);a2=ting(2);a3=ting(3); modeqqqnull; end case; end if;end process;end seg_arc;模块DIAN见图5。该模块的功能是将电梯工作模式利用16X16点阵显示出来。图5 模块DLANlibrary ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity dian is port(clk,mode:in std_logic; sel:out std_logic_vector(3 downto 0); q:out std_logic_vector(0 to 15); end dian; architecture dian_arc of dian is begin process(clk) variable seel:std_logic_vector(3 downto 0); begin if clkevent and clk=1then seel:seel+1; if mode=0then case seel iswhen “0011”=qqqqqqqqqqqqqqqqqqqqqq=”0000000000000000”;end case; end if; end if; sel=seel; end process; end dian_arc;仿真结果该控制器由VHDL语言实现。在XXXX中仿真，仿真结果如图6所示。电梯在1楼（dir=“0000”）时处于等待状态，有2个乘客进入电梯，一个到2楼（dir=”0001”）,一个到3楼（“dir=0010”）,则dir的第2位和第3位置位。urr为“000A”，lamp变为“11”、电梯转为上升状态。当电梯到达2楼时，urr的第2位复位变为“000B”，电梯门自动打开，后有提前关门的请求，电梯开门开始运行。电梯到达3楼后urr第3位复位为“0000”，电梯开门让乘客出去。从下四图可见实现了电梯控制器的设计。有上升请求的仿真波形有下降请求的仿真波形 同时有上有下请求的仿真波形 复杂请求的仿真波形总结VHDL语言既具有高级编程语言的优点，又有并行执行的特性，使设计者脱离了底层电路，而在更高的层次上考虑电路的各种时序和逻辑关系。这样设计者可以采用自顶向下的设计方法和并行工作的设计原则。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活，利用EDA软件进行编译优化仿真极大的减少了电路设计时间和可能发生的错误，降低了开发成本。这种设计方法必在将来的数字系统设计中发挥越来越重要的作用。(1)在进行设计时，最主要的是先设计理清时序。在单个实现各个模块功能时比较简单。但将各个功能模块综合在一起之后就需要理清它们的时序，才能够共用数据总线，使其互不干扰地工作。(2)设计完成后要在模版上仿真，来验证所编程序的正确性和可行性。在仿真的时候会出现比较多的问题，如果能够耐心的解决将会获益良多。(3)有的