两位flash ADC设计.doc_第1页
两位flash ADC设计.doc_第2页
两位flash ADC设计.doc_第3页
两位flash ADC设计.doc_第4页
两位flash ADC设计.doc_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

华侨大学电子工程系两位flash ADC设计设计课题: 两位flash ADC设计 姓 名: 连炳发 专 业: 集成电路设计与集成系统 学 号: 1015251015 日 期 2013 年7 月 1 日2013 年9 月 4日 指导教师: 杨骁 华侨大学厦门专用集成电路与系统重点实验室-2013-一、两位flash ADC设计实验分析： 设计一个采样时钟为200MHz的2位Flash ADC，参考电路如图所示。电路包括：两相不交叠时钟电路设计，比较器电路、温度码转二进制码电路设计.Flash ADC核心电路实现结果：当(VIPVIN)-0.5时，输出000当-0.5( VIPVIN)0时，输出001当0( VIPVIN)0.5时，输出111温度码转二进制码电路设计把上述结果转换为二进制码（2位）：00000001010111011111(a)参考电平的设计 选择合适的电阻值，使得，（b）ADC架构如图所示 Vin+,Vin-为要比较的输入信号，Vref3,Vref1为参考电压，Vref2为共模电平和0的比较电平。为两相不交叠时钟。 (c)两相不交叠时钟电路设计（d）比较器设计方案一：静态再生锁存比较器结构 方案二：动态比较器结构 方案三：AB类再生锁存比较器结构 比较器的输入级及比较电路比较器的输出级(d) 温度码转二进制码电路设计 二、各模块的具体设计本试验,采用和实验设计题目提供的不同设计架构。本设计由差分放大器、反相器串联形成的缓冲器组合形成比较器，由D触发器在时钟的控制下锁存比较器输出的比较结果。使用组合逻辑搭建温度码到二进制码的编码。具体电路细节如下所示：温度码生成器：D触发器：顶层设计：各个模块的仿真波形如下：差分放大器（单级测试）：差分放大器（两级级联）：比较器斜坡信号测试：比较器正弦信号测试：正弦信号测试下的温度码：正弦信号下的二进制码：从以上波形仿真中可见，本设计基本符合设计要求，但是在速度和精度方面仍有欠缺，有待改进。三、设计体会总结：通过此次的设计，我们收获了很多。对集成电路的设计有了一定的认识，设计前必须对设计内容有详细的了解，精细地
人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论