MAX+PlusII软件的安装与使用.doc

MAX+PLUSII软件的安装与使用Altera公司的MAX+PLUS II 开发系统是一个完全集成化、易学易用的可编程逻辑设计环境，它可以在多种平台上运行。它所提供的灵活性和高效性是无可比拟的。其丰富的图形界面，辅之以完整的、可即时访问的在线文档，使设计人员能够轻松、愉快地掌握和使用MAXPLUSII软件。一、 AXPLUSII开发系统特点。1 开放的界面Altera的工作与EDA厂家紧密结合，使MAXPLUSII软件可与其它工业标准的设计输入综合与校验工具相连接。设计人员可以使用Altera或标准EDA设计输入工具来建立逻辑设计，使用MAXPLUSII编译器(Compiler)对Altera器件设计进行编译，并使用Altera或其它EDA校验工具进行器件或板级仿真。目前，MAXPLUSII支持与Cadence、Exemplarlogic、Mentor Graphics、Synopsys、Synplicity、Viewlogic和其它公司的EDA工具的接口。2 多平台MAXPLUSII软件可基于486、奔腾PC机的WINDOWS NT 3.51或4。0、WINDOWS 95、WINDOWS 98下运行，也可在Sun SPAC Stations，HP9000 Series 700800和IBM RISC System6000工作站上运行。3 完全集成化MAXPLUS II的设计输入、处理与校验功能全部集成在统一的开发环境下，这样可以加快动态调试，缩短开发周期。4 丰富的设计库MAXPLUSII提供丰富的库单元供设计者调用，其中包括74系列的全部器件和多种特殊的逻辑宏功能（MacroFunction）以及新型的参数化的兆功能（Magefunction）。调用库单元进行设计，可以大大减轻设计人员的工作量，也可成倍地缩短设计周期。5 模块化工具设计人员可以从各种设计输入、处理和校验选顼中进行选择从而使设计环境用户化，必要时，还可以根据需要添加新功能。由于MAXPLUSII支持各种器件系列，设计人员不必学习新工具即可支持新结构。6 硬件描述语言（HDL）MAXPLUS II软件支持各种HDL设计输入选项，包括VHDL、Verilog HDL和Altera自己的硬件描述语言AHDL。7 Megacore功能Megacore功能是为复杂的系统级功能提供的，经过校验的HDL网表文件，它能使FLEX 10K、FLEX 8000、FLEX 6000、MAX 9000和MAX 7000器件系列实现最优化的设计。充分利用这些Megacore功能会使设计人员的设计任务大大减轻，可把更多的精力投入到改进各种设计和最终的产品上。8 Opencore特性MAXPLUS II软件具有开放核的特点，它允许设计人员添加自己认为有价值的宏函数。除了上述特点之外，目前应用最广泛的MAXPLUS II10.0版软件还支持对FLEX 1K器件系列的编译及仿真，并支持新的Fineline BGA封装。此外，该版本还增强了寄存设计功能，减少了编译时间，提高了Altera的VHDL和Verilog HDL合成工具的效果，大大提高了设计人员的效率。MAXPLUS II 9.0版软件还引入了Jam Byte代码（一种JAM编程语言的编译表示法），它平均可以减少25的系统编程时间，这样就减少了电路板在自动测试设备或编程硬件中的停留时间，提高了生产能力。软件版本 MAX+PLUSII软件可以按使用的平台分为PC机版和工作站版，按使用对象可分为商业版、基本版和学生版。 商业版：可以完成对电路设计的功能分析、时序分析以及各种文本及图形输入，并能将设计结果装载到Altera公司的各种芯片中，商业版软件附加一个并行口锁，只要送入授权码，就可以工作。基本版：在商业版上有一些限制，功能、时序、VHDL综合等不能使用。它不用加并行口锁，只需向Altera公司申请一个基本版授权码，就可以使用了。 学生版：在商业版上加以更多的限制。它只能使用两种芯片（EPF7128 SPLCC 847和FLEX10K20TQFP2404）。若要安装学生版，就可以向Altera公司大学项目部申请一个学生版授权码。申请授权的网址为 ： /maxplus-student发出申请以后24小时内即可得到答复。二、 MAXPLUSII软件的安装Max+plusII10.0完全版是我们公司免费为您提供的，你只需要在安装完成后对其进行授权即可（授权文件license.dat我公司已为您提供）。其商业正式版需要到ALTERA 公司的中国代理处购买。以运行在Windows95/98操作系统环境为例，该软件的安装步骤为：1、 光盘插入PC机光驱，运行其中的autorun.exe文件，运行后如图21所示：图212、 下 (Full/Custom/FLEXIm server)或(Baseline)选择适当的安装方式进行安装。3、 据安装提示和自己的要求来进行安装直到完成。软件安装完成后，安装程序会在 ”开始”“程序” 中添加一个项目。如果安装的是版本是10.0的完全版则会在该处添加一个名称为 “Altera” 项目，在该项目下有一个 “MAX+plus II10.0” 的选项，如图22所示，它就是启动软件的一个快捷方式。可以将它复制到桌面，以后只需要双击就可以启动软件。图224、 软件的授权将光盘中的授权文件License.dat复制到你指定的目录下如c:maxplus、d:maxwork等。打开已经安装的Max+plusII。在菜单“OPTIONS”中选择“License setup”项，如图23所示，出现如图24所示窗口。图23图24在图23中的“License File or server name”选项中写入授权文件的地址和文件名，也可以通过右上角的“rowse”按钮来选择从光盘中复制过来的授权文件，授权文件选择后在其下方的“unlicensed features:”选项中的项目会自动转至“License featuers”项目中，点击“”完成其软件的授权。也可以通过上网来进行授权。5、 下载口的设置在通常情况下，第一次安装axplusII时，下载口并没有设置，在对一个已经编译好了的文件下载时，系统就会提示你要求选择下载口。其设置方法如下：打开软件，在MaxplusII菜单中选择“Programmer”，弹出如图2-3所示窗口，如果以前没有对下载口进行设置则系统会自动弹出“Hardware setup”窗口如图2-4所示来进行设置，如没有弹出此窗口可以在菜单“Options”中选择“Hardware setup”弹出如图2-4对话窗口来进行设置。通常情况下，在“Hardware Type”选项中选取“Byteblater”在“parallel port”选项中会自动出现“PT1：”，选择“OK”完成下载口的设置。如果“parallel port”选项中未出现“LPT：”要在“Hardware Type”选项中选取其它选项直到在“parallel port”选项中出现“PT1：”来完成设置。图25 图26二、 软件的使用建立和编辑一个VHDL或者硬件描述语言的工程文件，是数字系统或逻辑电路设计的第一步。下面以83译码器设计为例，叙述一下在MAX+ plusII系统中如何来完成一个工程文件的步骤，了解软件的基本使用方法。1、 建立工程目录 建立一个工程目录的主要目的是为了便于管理在系统编译、综合的过程中产生的许多临时文件和附属文件。在Windows操作系统中你想存放该工程的位置建立如：D:maxtest1等工程目录来存放这个工程所生成的所有文件。通过Windows系统的“开始”菜单进入MAX+plusII集成环境。如图31所示：图312、 建立一个新文件在图31点击“File”选项，如果输入的是新文件，点击子菜单中的“New”出现如图32所示的对话框。在对话框内可供选择的4种编辑方式为：Graphic Editor file为图形编辑；Symbol Editor file为符号编辑；Text Editor file为文本编辑；Wavetorm Editor file为波形编辑。 图32如果用VHDL语言来编辑文件则选择文本编辑，选取图32所示第三项，当该项字符被虚线框框住，并在该项前面的圆圈中出现一个实心点时，表时该项已被选中，点击“OK”系统将进入文本编辑状态，屏幕将会出现如图33所示的编辑窗口。图33在图33所示的编辑窗口中输入你编写的程序，如下列的一串VHDL语句：LIBRARY IEEEUSE IEEE.STD_LOGIC_1164.ALL;ENTITY T1 ISPORT(S: INSTD_LOGIC_VECTOR(7 DOWNTO 0);Y: OUTSTD_LOGIC_VECTOR(3 DOWNTO 0);END T1;ARCHITECTURE A OF T1 ISBEGINWITH S SELECTY = 0000 WHEN 11111110,0001 WHEN 11111101,0010 WHEN 11111011,0011 WHEN 11110111,0100 WHEN 11101111,0101 WHEN 11011111,0110 WHEN 10111111,0111 WHEN 01111111,1000 WHEN OTHERS;END A;对程序进行保存，点击图31中图标的第三项，或者点击“File”菜单中的“Save”或“Save as”会弹出Save as对话框如图34所示。将文件保存为t1.vhd，其所在目录为以前所设置的工程目录。由于VHDL语言的设定，文 件名必须与程序内容里的文件名 图34 一致。如果想对文件进行修改、编辑或一个文件已经存在对其进行编辑、修改，可以通过“File”菜单中的“Open”子菜单会出现如图35所示的对话框选取想修改、编辑的文件进行操作。 图35 3、选取芯片型号由于编译、综合结果要生成适用于写可编程器件的文件，所以在编译以前应选定最终要下载的芯片型号。在MAX+plusII的工具中，可以支持的下载芯片有多种，根据所设计的逻辑电路规模，用户可以自由地进行选择。点击主菜单的Assign选项，再点击子菜单中的Device项得到Device对话框，如图36所示，利用Device Family框中的上移和下移标志，找到适用的芯片系列。在Device框中选择所需用的芯片型号，点击“OK”确定。图36选取的是FLEX10K10系列中的EPF10K10LC84-4。图36在图36中的下方有一个“Show Only Fastest Speed Grades”选项，如果有“Device”选项中没有你需要的芯片，可以选取这个选项，这样就会出现所有的芯片的选择项目。3、 对文件进行编译在建立新的VHDL语言源程序以后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件， 如*.cnf,*.rpt,*.snf,*.pof等。Ma x+plusII的编译过程大致可以分以下几个步骤：点击“File”选项，光标移至子菜单的Project项，屏幕上会出现下一菜单，如图37所示，对编译的文件进行设置。图37启动MAX+PLUS IICOMPILER菜单，按START开始编译，并显示编译结果，生成.sof,.pof文件，以备硬件下载和编程时调用。同时生成.rpt文件，可详细查看编译结果。如图38图384、 管脚的重新分配，定位：启动MAX+PLUSIIFloorplan Editor 菜单命令，出现如图39所示的画面：图39Floorplan Editor 显示该设计项目的管脚分配。这是由软件自动分配的。用户可随意改变管脚分配。管脚编辑过程如下： 按下，所有输入、输出口都会出现在Unassigned Nodes栏框内。 用鼠标按住某输入/输出口名称，并拖到下面芯片的某一管脚上，松开鼠标左键，便完成一个管脚的分配。注意：芯片上有一些特定功能管脚，进行管脚编辑时一定要注意。另外，在芯片选择中，如果选Auto,则不允许对管脚进行再分配。5、 电路板上的连线根据管脚分配图和实验指导书的连线说明，将EP1K10TC1003的输入输出管脚与实验箱的各器件相连。6、 器件下载 启动Max+plus IIProgrammer菜单，出现如图310所示对话框图310 选择JTAGM ulti-Device JTAG Chain菜单项。 启动JTAGMulti-Device JTAG Chain Setup菜单项,如图311示。图311 点击Select programmimg File按扭,选择要下载的.sof 文件。然后按Add加到文件列表中。 如果不能正确下载，可点击Detect JTAG Chain Info an 按扭进行测试， 查找原因。最后按OK退出。这时回到图2.1.12的状态，按program按扭完成下载。说明：为生成.sof文件,前面编译时，要确认没有选中Functional SNF Extractor。如果下载前进行了管脚重新分配，则必须重新编译。7、 常见问题解决如何将信号作一定的延时？当需要对某一信号作一段时间的延时时，初学者往往在此信号后串接一些非门或者一些其它门电路，此方法在分离电路中是可行的，但在FPGA中，开发软件在综合设计时会将这些门当作冗余逻辑去掉，达不到延时效果。用ALTERA公司的MAX+plus