数字电子技术基础.doc

(1) 状态方程与驱动方程：数字电子技术基础试卷试题2一、 填空题（22分每空2分）1、 A , 。2、JK触发器的特性方程为： 。3、单稳态触发器中,两个状态一个为 稳态 态，另一个为 暂稳态 态.多谐振荡器两个状态都为 稳态 态， 施密特触发器两个状态都为 暂稳态 态。4、组合逻辑电路的输出仅仅只与该时刻的 输入 有关，而与 电路原先状态 无关。5、某数/模转换器的输入为8位二进制数字信号（D7D0），输出为025.5V的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压0.1V 。6、一个四选一数据选择器，其地址输入端有 两个 个。二、 化简题（15分 每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈 1） Y（A,B,C,D）=m（0,1,2,3,4,5,6,7,13,15）=2）111ABCD00000101101011111111111ABCD000001011010111111111）图 2）图利用代数法化简逻辑函数，必须写出化简过程3)3） 解：三、 画图题(10分 每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）.1、 2、 四、 分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）解：2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）解：五进制计数器数字电子技术基础试卷试题3一、 填空题（每空1分，共20分）1、逻辑代数中3种基本运算是 ： 与运算、 或运算、 非运算。2、逻辑代数中三个基本运算规则 代入规则、反演规则、对偶规则。3、逻辑函数的化简有 公式法、卡诺图法 两种方法。4、A+B+C= 。5、TTL与非门的uIUOFF时，与非门 ，输出 ，uIUON时，与非门 ，输出 。6、组合逻辑电路没有 功能。7、竞争冒险的判断方法 ， 。8、触发器它有 稳态。主从RS触发器的特性方程 ，主从JK触发器的特性方程 ，D触发器的特性方程 。二、 选择题（每题1分，共10分）1、相同为“0”不同为“1”它的逻辑关系是 （ C ）A、或逻辑 B、与逻辑 C、异或逻辑2、Y （A，B，C，）=m（0，1，2，3）逻辑函数的化简式 （ C ）A、Y=AB+BC+ABC B、Y=A+B C、Y=3、A A、Y= B、Y处于悬浮状态 C、Y=4、下列图中的逻辑关系正确的是 （ A ）A.Y= B.Y= C.Y=5、下列说法正确的是 （ A ）A、主从JK触发器没有空翻现象 B、JK之间有约束 C、主从JK触发器的特性方程是CP上升沿有效。6、下列说法正确的是 （ C ）A、同步触发器没有空翻现象 B、同步触发器能用于组成计数器、移位寄存器。 C、同步触发器不能用于组成计数器、移位寄存器。7、下列说法是正确的是 （ A ）A、异步计数器的计数脉冲只加到部分触发器上 B、异步计数器的计数脉冲同时加到所有触发器上 C、异步计数器不需要计数脉冲的控制8、下列说法是正确的是 （ A ）A、施密特触发器的回差电压U=UT+-UT- B、施密特触发器的回差电压越大，电路的抗干扰能力越弱 C、施密特触发器的回差电压越小，电路的抗干扰能力越强 9、下列说法正确的是 （ C ）A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确的是 （ A ）A、 555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平C、555定时器没有清零端三、 判断题（每题1分，共10分）1、A+AB=A+B （ ）2、当输入9个信号时，需要3位的二进制代码输出。 （ ）3、单稳态触发器它有一个稳态和一个暂稳态。 （ ）4、施密特触发器有两个稳态。 （ ）5、多谐振荡器有两个稳态。 （ ）6、D/A转换器是将模拟量转换成数字量。 （ ）7、A/D转换器是将数字量转换成模拟量。 （ ）8、主从JK触发器在CP=1期间，存在一次性变化。 （ ）9、主从RS触发器在CP=1期间，R、S之间不存在约束。 （ ）10、所有的触发器都存在空翻现象。 （ ）四、 化简逻辑函数（每题5分，共10分）1、2、Y（A，B，C，）=m（0，1，2，3，4，6，8，9，10，11，14） 五、 画波形图 （每题5分，共10分）1、 2、六、 设计题（每题10分，共20分）1、某车间有A、B、C、D四台发电机，今要求（1）A必须开机（2）其他三台电动机中至少有两台开机，如不满足上述要求，则指示灯熄灭。试用与非门完成此电路。2、 试用CT74LS160的异步清零功能构成24进制的计数器。七、 数制转换（10分）（156）10=（10011100 ）2=（234）8=（ 9C ）16（111000.11）2=（ 56.75 ）10=（ 70.6）8八、 分析题（10分）由555定时器组成的多谐振荡器。已知VDD=12V、C=0.1F、R1=15K、R2=22K。试求：（1） 多谐振荡器的振荡频率。（2） 画出的uc和uo波形。 解：1） T=0.7（R1+2R2）C=0.7（15+222）0.1=4.13 s 2）波形图数字电子技术基础试卷试题4一、 填空题（每空1分，共20分）1、与非门的逻辑功能为 全1出0，有0出1 。2、数字信号的特点是在 时间 上和 幅值 上都是断续变化的，其高电平和低电平常用 1 和 0 来表示。3、三态门的“三态”指 高电平 ， 低电平 和 高阻状态 。4、逻辑代数的三个重要规则是 代入规则 、 对偶规则 、 反演规则 。5、为了实现高的频率稳定度，常采用 石英晶体 振荡器；单稳态触发器受到外触发时进入 暂稳态 态6、同步RS触发器中R、S为 高 电平有效，基本R、S触发器中R、S为 低 电平有效7、在进行A/D转换时，常按下面四个步骤进行：采样 、 保持 、 量化 、 编码。二、选择题（每题1分，共10分） 1、有八个触发器的二进制计数器，它们最多有（ C ）种计数状态。A、8； B、16； C、256； D、642、下列触发器中上升沿触发的是（ D ）。 A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（ D ），或门表达式为（ A ）。 A、Y=A+B；B、Y=AB；C、Y=；D、Y=4、十二进制加法计数器需要（ C ）个触发器构成。A、8； B、16； C、4； D、35、逻辑电路如右图，函数式为（ A ）。 A、F=+； B、F=+C； C、F=； D、F=A+6、逻辑函数F=AB+BC的最小项表达式为（ C ） A、F=m2+m3+m6 B、F=m2+m3+m7 C、F=m3+m6+m7 D、F=m3+m4+m77、74LS138译码器有 ，74LS148编码器有 ( A ) A、三个输入端，三个输出端； B、八个输入端，八个输出端； C、三个输入端，八个输出端； D、八个输入端，三个输出端。8、单稳态触发器的输出状态有（ A ） A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态三、判断（每题1分，共10分）：1、逻辑变量的取值，比0大。 （ ）2、对于MOS门电路多余端可以悬空。 （ ）3、计数器的模是指对输入的计数脉冲的个数。 （ ）4、JK触发器 的输入端 J 悬空，则相当于 J = 0。 （ ）5、时序电路的输出状态仅与此刻输入变量有关。 （ ）6、RS触发器的输出状态Q N+1与原输出状态Q N无关。 （ ）7、JK触发器的 J=K=1 变成 T 触发器。 （ ）8、各种功能触发器之间可以相互转换。 （ ）9、优先编码只对优先级别高的信息进行编码。 （ ）10、组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）四、数制转化（每题2分，共10分）：1、（11110.11）2=( 30.75 )102、(1100011.011 )2=( 143.3 )8 = ( 63.6 )163、（374.51）10=( 1101110100.01010001 ) 8421BCD五、逻辑函数化简（每题5分，共10分）： 1、用公式法化简逻辑函数 F= A(B+) + (+C)+ BCDE+ (D+E)F 解：F= BC+A+ 2、用卡诺图法化简逻辑函数 F= m（1，3，8，9，10，11，14，15） 解：F= A +A C + D6、 分析电路：（每题10分，共20分）1.八路数据选择器构成的电路如图所示， A 2 、 A 1 、 A 0 为数据输入端，根据图中对 D 0 D 7 的设置，写出该电路所实现函数 Y 的表达式。 F= C +A+ AC2.如图所示为利用74LS161的同步置数功能构成的计数器分析（1）当D3D2D1D0=0000时为几进制计数器？2）当D3D2D1D0=0001时为几进制计数器？解：（1）当D3D2D1D0=0000时为八进制计数器； 2）当D3D2D1D0=0001时为七进制计数器。七、设计电路（共10分）为提高报警信号的可靠性，在有关部位安置了 3 个同类型的危险报警器，只有当 3 个危险报警器中至少有两个指示危险时，才实现关机操作。试画出具有该功能的逻辑电路。解1.列真值表：自己列！2. 逻辑表达式：3.化简得：用于非门实现：数字电子技术基础试卷试题5一、填空题 : （每空1分，共10分） 1 (30.25) 10 = (11110.01) 2 = (1E.6) 16 。 2 . 逻辑函数L = + A+ B+ C +D = 1 。 3 . 三态门输出的三种状态分别为：高电平 、低电平 和 高阻态。 4 . 主从型JK触发器的特性方程 = 。 5 . 用4个触发器可以存储 四 位二进制数。 6 . 存储容量为4K8位的RAM存储器，其地址线为 12 条、数据线为 8条。 二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 ) 1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ C ）图。 图 1 2.下列几种TTL电路中，输出端可实现线与功能的电路是（D）。 A、或非门 B、与非门 C、异或门 D、OC门 3.对CMOS与非门电路，其多余输入端正确的处理方法是（ D）。 A、通过大电阻接地（1.5K） B、悬空 C、通过小电阻接地（1K） D、通过电阻接4.图2所示电路为由555定时器构成的（ A）。 A、施密特触发器 B、多谐振荡器 图2C、单稳态触发器 D、T触发器 5.请判断以下哪个电路不是时序逻辑电路（C ）。A、计数器 B、寄存器 C、译码器 D、触发器 6下列几种A/D转换器中，转换速度最快的是（A ）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 7某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（C ）。 图3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK触发器 8要将方波脉冲的周期扩展10倍，可采用（C ）。 A、10级施密特触发器 B、10位二进制计数器 C、十进制计数器 D、10位D/A转换器 9、已知逻辑函数 与其相等的函数为（D ）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简 （每题5分，共10分） 1、用代数法化简为最简与或式 Y= A + 解：Y=A+B2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 用卡诺图圈0的方法可得：Y=（ +D）（A+ ）（ + ） 四、分析下列电路。 （每题6分，共12分） 1、写出如图4所示电路的真值表及最简逻辑表达式。 图 4 解： 该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0。2、写出如图5所示电路的最简逻辑表达式。 图 5 解：若 B =1，则 Y = A ， 若 B =0，则Y 呈高阻态。五、判断如图 6所示电路的逻辑功能。若已知 u B =-20V，设二极管为理想二极管，试根据 u A 输入波形，画出 u 0 的输出波形 （8分） 图 6 解：u 0 = u A u B ,输出波形 u 0 如图 10所示: 选择题： (选择一个正确答案填入括号内，每题3分，共30分 ) 1、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D ） A、m 1 与m 3 B、m 4 与m 6 C、m 5 与m 13 D、m 2 与m 8 2、 L=AB+C 的对偶式为：（ B） A 、 A+BC ； B 、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的输出端与输入端的逻辑关系是 （D ） A、 与非 B、或非 C、 与或非 D、异或 4、 TTL 集成电路 74LS138 是 / 线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出： 为（ B）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、属于组合逻辑电路的部件是（ A）。 A、编码器 B、寄存器 C、触发器 D、计数器 6存储容量为8K8位的ROM存储器，其地址线为（C ）条。 A、8 B、12 C、13 D、14 7、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（C ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T触发器中，当T=1时，触发器实现（C ）功能。 A、置1 B、置0 C、计数 D、保持 9、指出下列电路中能够把串行数据变成并行数据的电路应该是（C）。 A、JK触发器 B、3/8线译码器 C、移位寄存器 D、十进制计数器 10、只能按地址读出信息，而不能写入信息的存储器为（B ）。 A、 RAM B、ROM C、 PROM D、EPROM 数字电子技术试题6一选择题（18分）1以下式子中不正确的是（C ） a1AA bAA=A c d1A12 已知下列结果中正确的是（ C ）3 aYA bYB cYAB d3TTL反相器输入为低电平时其静态输入电流为（ C） a3mA b5mA c1mA d7mA4下列说法不正确的是（ C ） a集电极开路的门称为OC门 b三态门输出端有可能出现三种状态（高阻态、高电平、低电平） cOC门输出端直接连接可以实现正逻辑的线或运算 d利用三态门电路可实现双向传输5以下错误的是（ B ） a数字比较器可以比较数字大小 b实现两个一位二进制数相加的电路叫全加器 c实现两个一位二进制数和来自低位的进位相加的电路叫全加器 d编码器可分为普通全加器和优先编码器6下列描述不正确的是（ A ）a触发器具有两种状态，当Q=1时触发器处于1态b时序电路必然存在状态循环c异步时序电路的响应速度要比同步时序电路的响应速度慢 d边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3 Q2 Q1为“011”，请问时钟作用下，触发器下一状态为（ B ）a“110” b“100” c“010” d“000”8、下列描述不正确的是（ A ）a时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。b寄存器只能存储小量数据，存储器可存储大量数据。c主从JK触发器主触发器具有一次翻转性d上面描述至少有一个不正确9下列描述不正确的是（ B）aEEPROM具有数据长期保存的功能且比EPROM使用方便b集成二十进制计数器和集成二进制计数器均可方便扩展。c将移位寄存器首尾相连可构成环形计数器d上面描述至少有一个不正确二判断题（10分）1TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（ ）2三态门输出为高阻时，其输出线上电压为高电平（ ）3超前进位加法器比串行进位加法器速度慢（ ）4译码器哪个输出信号有效取决于译码器的地址输入信号（ ）5五进制计数器的有效状态为五个（ ）6 施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。（ ）7 当时序逻辑电路存在无效循环时该电路不能自启动（）8 RS触发器、JK触发器均具有状态翻转功能（ ）9 D/A的含义是模数转换（ ）10构成一个7进制计数器需要3个触发器（ ）三计算题（5分）如图所示电路在Vi0.3V和Vi5V时输出电压V0分别为多少，三极管分别工作于什么区（放大区、截止区、饱和区）。解：（1）时，三极管截止，工作在截止区，；（2）时，三极管导通，工作在饱和区， 四分析题（24分）1分析如图所示电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，指出电路能完成什么逻辑功能。 解： 2分析下面的电路并回答问题（1） 写出电路激励方程、状态方程、输出方程; Qn+11=XQ2 Q n+12= Y=XQ1（2） 画出电路的有效状态图; ( 3)当X=1时，该电路具有什么逻辑功能;（3） 当X=1时; 该电路为三进制 计数器五应用题（43分） 用卡诺图化简以下逻辑函数 ，给定约束条件为ABCD0解： 数字电子技术基础试题7一、选择题（每题2分，共26分）1将代码(10000011)8421转换为二进制数（ B ）。A、（01000011）2 B、（01010011）2 C、（10000011）2 D、（000100110001）2 2函数的对偶式为（ A ）。A、（ B、；C、 D、3有符号位二进制数的原码为（11101），则对应的十进制为（ C ）。A、-29 B、+29 C、-13 D、+134逻辑函数的最简的与或式（ B ）。 A、AC+BD； B、 C、AC+B D、A+BD5逻辑函数的F=的标准与或式为（ A ）。A、 B、 C、 D、6逻辑函数Y（A，B，C）=的最简与或非式为（ A ）。A、 B、 C、 D、7逻辑函数Y（A，B，C，D）=其约束条件为AB+AC=0则最简与或式为（ A ）。A、 B、 ；C、 D、8右图为TTL逻辑门，其输出Y为（ A ）。A、0 B、 1 C、 D、9右图为OD门组成的线与电路其输出Y为（ A ）。A、1 B、0 C、 D、10下图中触发器的次态方程Qn+1为（ A ）。 A、A B、0 C、Qn D、n11RS触发器要求状态由0 1其输入信号为（ A ）。A、RS=01 B、RS=1 C、RS=0 D、RS=1012电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压VT为（ B ）。A、4V B、6V C、8V D、12V13为了将三角波换为同频率的矩形波，应选用（ ）。A、施密特触发器 B、单稳态触发器 C、多谐振器 D、计数器二、判断题（每题1分，共10分）（ ）1OC门的输出端可并联使用。（ X ）2当TTL门输出电流IOH=0.4mA, IOL=16mA,IIH=40A,IIL=1mA时N=16。（ ）3N进制计数器可以实现N分频。（ X ）4组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，还与电路原来的状态有关。（ ）5单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。（ X ）6在逻辑电路中三极管即可工作在放大，饱和、截止状态。（