实验七移位寄存器及其应用.doc

实验七 移位寄存器及其应用一、 实验目的1.移位寄存器74LS194的逻辑功能及使用方法；2.熟悉4位移位寄存器的应用。二、实验预习要求1.了解74LS194的逻辑功能；2.用4位移位寄存器构成8位移位寄存器；3.了解移位寄存器构成环形计数器的方法。三、实验原理1. 移位寄存器是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。74 LS194是一个4位双向移位寄存器，最高时钟脉冲为36MHz，其逻辑符号及引脚排列如附录所示。其中：D0D1为并行输入端；Q0Q3为并行输出端；SR右移串引输入端；SL左移串引输入端；S1、S0操作模式控制端；为直接无条件清零端；CP为时钟脉冲输入端。2用74LS194构成8位移位寄存器电路如图实验7.1所示,将芯片（1）的Q3接至芯片（2）的S3，将芯片(2）的Q4接至芯片(1）的S1即可构成8为移位寄存器。注意：端必须正确连接。图实验7.1 8位移位寄存器电路连接图3. 74LS194构成环形移位寄存器把移位寄存器输出反馈到其串行输入端，可进行循环移位，如图实验7.2所示。设初态为Q3Q2Q1Q0=1000，则在CP作用下，模式设为右移，输出状态依次为10000100001000011000.图实验7.2 环形计数器四、实验仪器设备1.TPEAD数字实验箱 1台2.四位双向移位寄存器74LS194 2片3. 四两输入集成与非门74LS00 1片五、实验内容及方法1. 测试74LS194（或CC40194）的逻辑功能参附录接线， 、S1、S0、SL、SR、D3、D2、D1、D0分别接逻辑电平开关输出插孔；Q3、Q2、Q1、Q0用LED电平显示，CP接单脉冲源输出插孔。按表实验7.1进行逐项对比测试。表实验7.1 74LS194工作状态表CP功能X0XX清除=0时，=0000，正常工作时，=1111送数=串行送数（SR SL）被禁止101右移=110左移=100保持=1XX保持= （1）清零：令 =0，此时Q3Q2Q1Q0=0000。之后置=1（2）送数：令 =S1=S0=1，D3D2D1D0=0101，加CP脉冲，观察CP=0、CP由 01、CP由10，三种情况下寄存器输出状态的变化。结果应该是输出状态的变化应发生在CP的上升沿。（3）右移：令=1，S1=0，S0=1，由右移输入端SR送入二进制码0100，由CP端加入4个单脉冲信号，观察输出情况。（4）左移：先清零或预置，再令 =1，S1=1，S0=0，从SL送入1010；连续输入4个CP脉冲，观察输出情况。（5）保持：令=1，S1=S0=0，加CP脉冲，观察寄存器的输出状态是否变化。28位移位寄存器（1）参照图实验7.2连接电路， Q0Q7用LED显示；（2）用并行送数法预置寄存器为某一个二进制数码（如:= 1，S1=S0=1，送11）；（3）设定S1S0移位模式（S1S0=01右移），用单脉冲源依次输入CP脉冲，观察Q0Q7的变化情况。变化情况：110111011110111011110111111110111111110111111110111111113环型计数器（1）参照图实验7.2连接电路， Q0Q3用LED显示；（2） 参照实验内容2进行，观察输出状态的变化情况。变化情况：1000010000100001六、实验报告1.总结74LS194的逻辑功能；1000010000100001六、实验报告1.总结74LS194的逻辑功能；答：（1）寄存器具有左/右移位,串/并行输入，串/并行输出以及预置和清零的功能。（2）清零：/CR=0时，输出全部清为0；（3）送数：当/CR=1，S1=S0=1，加上CP脉冲。当输出脉冲为上升沿时，把已输入的数送到输出端。（4）右移：/CR=1,S1=0,S0=1时，输入一个二进制的编码，然后加上一个单脉冲，这时寄存器会向右移入1.（5）左移：/CR=1,S1=1