数字电子技术教程(含习题).doc

电子技术数字电子部分第一章 数字逻辑概论各章习题为作业题（答案全部要求手写）学习要点：l 二进制、二进制与十进制的相互转换l 逻辑代数的公式与定理、逻辑函数化简l 基本逻辑门电路的逻辑功能11 数字电路与数字信号112 数字电路的特点与分类 1数字电路的特点（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的关系。 （3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可。 2数字电路的分类（1）按集成度分类：数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型。（2）按所用器件制作工艺的不同：数字电路可分为双极型（TTL型）和单极型（MOS型）两类。（3）按照电路的结构和工作原理的不同：数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。12 数制（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。（2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。（3）位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。121 十进制数码为：09；基数是10。运算规律：逢十进一，即：9110。十进制数的权展开式：同样的数码在不同的数位上代表的数值不同。即：(5555)510 510510510又如：(209.04) 2100109100104 10122 二进制数码为：0、1；基数是2。运算规律：逢二进一，即：112。二进制数的权展开式：如：(101.01) 1202120212(5.25)二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。运算规则：加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0.0=0， 0.1=0 ，1.0=0，1.1=1124 十六进制数码为：09、AF；基数是16运算规律：逢十六进一，即：F116十六进制数的权展开式：如：(D8.A) 1316+81610 16=(216.625)125 数制转换1二进制数与十六进制数的相互转换二进制数与十六进制数的相互转换，按照每4位二进制数对应于一位十六进制数进行转换。0 0 01 1 1 0 1 0 1 0 0 . 0 1 10 (1E8.6) (AF4.76)= 1010 1111 0100 . 0111 01102十进制数转换为二进制数采用的方法 基数连除、连乘法原理：将整数部分和小数部分分别进行转换。 整数部分采用基数连除法，小数部分 采用基数连乘法。转换后再合并。1整数部分采用基数连除法，先得到的余数为低位，后得到的余数为高位。2小数部分采用基数连乘法，先得到的整数为高位，后得到的整数为低位。采用基数连除、连乘法，可将十进制数转换为任意的N进制数。13 编码用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为代码。二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421 BCD码。2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。1.5 二值逻辑变量与基本逻辑运算151 逻辑代数的基本概念：当0和1表示逻辑状态时，两个二进制数码按照某种指定的因果关系进行的关系进行的运算称为逻辑运算。逻辑运算与算术运算完全不同，它所使用的数学工具是逻辑代数。逻辑代数是按一定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。在逻辑代数，只有和两种逻辑值，有与、或、非三种基本逻辑运算，还有与或、与非、与或非、异或几种导出逻辑运算。152 基本逻辑运算1与逻辑（与运算）与逻辑的定义：仅当决定事件（Y）发生的所有条件（A，B，C，）均满足时，事件（Y）才能发生。表达式为：开关A，B串联控制灯泡Y在这个电路中，开关A、B与灯泡Y的逻辑关系是：“只有当一件事的几个条件全部具备之后，这件事才发生”。这种关系称为与逻辑。逻辑符号:2.或逻辑(或运算)或逻辑的定义：当决定事件（Y）发生的各种条件（A，B，C，)中，只要有一个或多个条件具备，事件（Y）就发生。表达式为：开关A，B并联控制灯泡Y此电路中,开关A,B与灯Y的逻辑关系是:”当一件事情的几个条件中只要有一个条件得到满足,这件事就会发生”.这种关系称为或逻辑.逻辑符号:3.非逻辑(非运算)非逻辑指的是逻辑的否定。当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。表达式为：开关A控制灯泡Y逻辑符号:由此可得出其逻辑关系为:”一件事的发生是以其相反的条件为依据”.这种逻辑关系称为非逻辑.4.常用的逻辑运算（1） 与非运算逻辑表达式为：逻辑符号:（2）或非运算逻辑表达式为：逻辑符号:（3） 异或运算逻辑表达式为：逻辑符号:习 题1 将下列十进制数转换为二进制、十六进制数（1） （43）=（101011）=（2B）（2） （127）=（1111110）=（7E）（3） （254.25）=（11111101.01）=（FD.4）（4） （2.718）=（10.1011）=（2.B）2.将下列二进制数转换为十六进制数：（1） （101001）=（29）（2） （11.01101）=（3.68）3.将下列十进制数转换为十六进制数：（1） （500）=（1F4）（2） （59）=（3B）（3） （0.34）=（05）（4） （1002.45）=（3EA.7）4.将下列十进制数转换为8421BCD码：（1） （43）=（01000011）（2） （127）=（000100100111）（3） （254.25）=（001001010100.00100101）（4） （2.718）=（0010.011100011000）第二章 逻辑代数与硬件描述语言基础学习目标：l 逻辑代数的公式与定理、逻辑函数化简 2.1.1 逻辑代数的公式、定理和规则1、逻辑代数的公式和定理（1）常量之间的关系与运算：或运算：非运算：（2）基本公式0-1律： 互补律： 等幂律：双重否定律：交换律：结合律：分配律：吸收律：(3)基本定理反演定理（摩根定理）：（4）常用公式利用真值表很容易证明这些公式和定理的正确性例如证明摩根定理A B0 01 111110 11 000111 00 100111 10 00000这些常用公式除了用真值表证明外，还能用其他基本定律加以证明，下面证明来证明一下证明1 A+B=A+B =A+B证明2 AB+C+BC=AB+C证明：=AB+(A+)BC=AB+C+ABC+BC=AB(1+C)+C(1+B)=AB+C2.1.2逻辑代数的基本规则（1）代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。例如，已知等式 ，用函数Y=AC代替等式中的A，根据代入规则，等式仍然成立，即有： =+（2）反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。例如： （3）对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成顺序进行：先算括号，接着与运算，然后或运算，最后非运算，“”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y，Y称为函Y的对偶函数。这个规则称为对偶规则。例如： 注意：在运用反演规则和对偶规则时，必须按照逻辑运算的优先否则容易出错。 2.1.3逻辑函数的代数化简法1一个逻辑函数的表达式可以有与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式5种表示形式。（1）与或表达式：（2）或与表达式：Y（3）与非-与非表达式：Y （4）或非-或非表达式：Y（5）与或非表达式：Y2逻辑函数的公式化简法就是运用逻辑代数的基本公式、定理和规则来化简逻辑函数。常用的方法有：1、并项法 利用公式1，将两项合并为一项，并消去一个变量。Y1=ABC+B =BC+B=B(C+)=B2、吸收法利用公式，消去多余的项。Y1=+CD(E+F)=3、消去冗余项法利用冗余律，将冗余项消去。Y1=A+=A4、配项法利用公式（），为某一项配上其所缺的变量，以便用其它方法进行化简。Y=ABC+AB=(ABC+AB=AB+AC+BC2.2逻辑函数的卡诺图化简法2.2.1逻辑函数的最小项及其性质（1）最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，通常称为最小项。3个变量A、B、C可组成8个最小项：,（2）最小项的表示方法：通常用符号mi来表示最小项。下标i的确定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是该最小项的下标i。3个变量A、B、C的8个最小项可以分别表示为：m0=，m1 = ,m2=,m3=,m4=A,m5=A,m6=ABm7=ABC2.2.3逻辑函数在卡诺图中的表示（1）逻辑函数是以真值表或者以最小项表达式给出：在卡诺图上那些与给定逻辑函数的最小项相对应的方格内填入1，其余的方格内填入0。例如：Y(A,B,C,D)= AB CD000111100001000110001111111001102.2.4用卡诺图化简逻辑函数图形法化简的基本步骤 1用卡诺图表示逻辑函数2合并最小项3将所有的包围圈对应的乘积项相加A00 01 11 10BACD00 101 1 1 11 1 1 1 110 1 BDCD例如：Y(A,B,C,D)=Y(A,B,C,D)=BD+CD+A习 题2.1.4 用代数法化简下列各式(1)AB(BC+A)=ABC+AB=AB(1+C)=AB(2)(A+B)(A)=A+0=A2.2.3用卡诺图化简下式00 01 11 10ABCD00 01 11 1 1 10 1 1 1 1 ACY=AY=C+ +A第三章 逻辑门电路学习目标：l 使学生掌握CMOS电路、TTL电路、ECL电路、BIMOS电路和以砷化镓为原料的电路的优缺点及其性能；l CMOS反相器的工作原理、电压传输特性和其工作速度；l CMOS传输门工作原理及其正负逻辑的规定、正负逻辑的等效变换、逻辑门电路使用中的几个实际问题3.1. 逻辑门电路3.1.1数字集成电路简介CMOS逻辑门电路是在TTL电路之后出现的一种广泛应用的数字集成器件。按照器件结构的不同形式可分为NMOS、PMOS、和CMOS三种逻辑门电路。由于制造工艺的不断改进，CMOS电路已成为占主导地位期间，其工作速度已经赶上甚至超过TTL电路，它的功耗和抗干扰能力则远忧于TTL。因此，几乎所有的超大规模存储器以及PLD期间都采用CMOS工艺制造，且费用较低。CMOS是数字逻辑电路的主流工艺技术，但CMOS技术却不适合在射频和模拟电路中。因此BIMOS成为射频系统中用的最多的工艺技术。BIMOS集成电路是将BJT的高速性能和高驱动能力，以及CMOSDE高密度、低功耗和低成本等优点结合起来，并且可以用于数字集成电路，也可用于模拟集成电路。BIMOS技术主要用于高性能集成电路的生产。目前使用的两种双极型数字集成电路是TTL和ECL系列。TTL是应用最早，技术比较成熟的集成电路，曾被广泛使用。大规模集成电路的发展要求每个逻辑单元电路的结构简单，并且功耗低。TTL电路不能满足这个条件，因此逐渐被CMOS电路取代，推出其主导地位。由于TTL技术在整个数字集成电路设计领域的历史地位和影响，很多数字系统设计仍采用TTL技术，特别是从小规模到中规模数字系统得集成，因此推出了新型的低功耗和高速TTL器件，这种新型的TTL使肖特基势垒二极管，以避免BJT工作在饱和状态。ECL也是一种双极型数字集成电路，其基本器件是差分对管。饱和型的TTL电路中，晶体三极管作为开关在饱和区，因此工作速度极高。但ECL器件功耗比较高，不适合制成大规模集成电路，因此不像CMOS或TTL系列被广泛使用。ECL电路主要用于高速或超高速数字系统或设备中。砷化镓是继锗和硅之后发展起来的新一代半导体材料。由于砷化镓器件中载流子的迁移率非常高，因此其工作速度比硅器件快得多，并且具有功耗低和抗辐射的特点，已成为光纤通信、移动通信以及全球定位系统等应用的首选电路。3.1.2 CMOS反相器1、工作原理CMOS逻辑门电路是由两只增强型MOSFET组成的，其中为N沟道结构,为P沟道结构两只MOS管的栅极连在一起作为输入端;它们的漏极连在一起作为输出端如下图 (a)(b)所示： CMOS反相器 其逻辑关系：（设VDD（VTN+|VTP|），且VTN=|VTP|）（1）当Vi=0V时，TN截止，TP导通。输出VOVDD。（2）当Vi=VDD时，TN导通，TP截止，输出VO0V。2、电压传输特性：（设: VDD=10V， VTN=|VTP|=2V）如上图所示CMOS反相器的电压传输特性电压传输特性如下图所示：（1）当Vi2V，TN截止，TP导通，输出VoVDD=10V。（2）当2VVi5V，TN工作在饱和区，TP工作在可变电阻区。 （3）当Vi=5V，两管都工作在饱和区，Vo=（VDD/2）=5V。（4）当5VVi8V，TP工作在饱和区，TN工作在可变电阻区。（5）当Vi8V，TP截止，TN导通，输出Vo=0V。 可见：CMOS门电路的阈值电压 Vth=VDD/23、工作速度由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。CMOS反相器在电容负载下的工作情况如下图（a）(b)所示： CMOS反相器在电容负载下的工作情况（a）电路 (b)负载电容充电3.1.3 CMOS传输门工作原理：（设两管的开启电压VTN=|VTP|）（1）当C接高电平VDD， 接低电平0V时，若Vi在0VVDD的范围变化，至少有一管导通，相当于一闭合开关，将输入传到输出，即Vo=Vi。（2）当C接低电平0V， 接高电平VDD，Vi在0VVDD的范围变化时，TN和TP都截止，输出呈高阻状态，相当于开关断开。CMOS传输门电路和符号 (a)电路 (b)符号 3.2逻辑描述中的几个问题3.2.1正负逻辑问题1.正负逻辑的规定在数字电路中，可以采用两种不同的逻辑体制表示电路输入和输出的高、低电平。正逻辑体制：将高电平用逻辑1来表示，低电平用逻辑0来表示，这种表示方法称为正逻辑体制。负逻辑体制：如果将高电平用逻辑0表示，低电平用逻辑1表示。对于同一个电路的输入与输出关系的描述，可以采用正逻辑，也可以采用负逻辑。正逻辑和负逻辑两种体制不牵涉逻辑电路本身的结构问题，但根据所选正负逻辑的不同，即使同一电路也有不同的逻辑功能。例1 如某个逻辑门电路的输入和输出如下图所示，其中H和L分别代表高低电平。表下图所示某电路输入与输出电平表：A B LL LL HH LH H H H H L解：（1）采用正逻辑体制，令H=1，L=0，得到3.2.1.2所示的真值表，它表示与非逻辑关系L=（2）采用负逻辑体制，令H=0，L=1，得到3.2.1.3所示的真值表，它表示与非逻辑关系L=正与非门真值表 负或非门真值表A B L0 00 11 01 1 1 1 1 0A B L1 11 00 10 0 0 0 0 12.正负逻辑的等效变换： 3.3 逻辑门电路使用中的几个实际问题3.3.1各种门电路之间的接口问题一、TTL与CMOS器件之间的接口问题 两种不同类型的集成电路相互连接，驱动门必须要为负载门提供符合要求的高低电平和足够的输入电流，即要满足下列条件： 驱动门的VOH（min）负载门的VIH（min） 驱动门的VOL（max）负载门的VIL（max） 驱动门的IOH（max）负载门的IIH（总） 动门的IOL（max）负载门的IIL（总） 二、门电路带负载时的接口问题1对于电流较小、电平能够匹配的负载可以直接驱动。如下图所示：TTL门电路驱动发光二极管LED，这时只要在电路中串接一个约几百W的限流电阻即可。 如下图所示用TTL门电路驱动5V低电流继电器，其中二极管D作保护，用以防止过电压。 三、抗干扰措施1、多余输入端的处理措施2、去耦合滤波电容3、接地和安装工艺习 题一、 填空题1、CMOS逻辑门电路按照器件结构的不同形式可分为（ ）、（ ）、（ ）三种逻辑门电路。答案：NMOS、PMOS、CMOS2、（ ）是继锗和硅之后发展起来的新一代半导体材料，由于其（ ）的迁移率非常高，因此其工作速度比硅器件快得多，并且具有（ ）和（ ）的特点，已成为光纤通信、移动通信以及全球定位系统等应用的首选电路。答案：砷化镓、载流子、功耗低、抗辐射3、（ ）是数字逻辑电路的主流工艺技术，但却不适合在（ ）和（ ）电路中，因此（ ）成为射频系统中用的最多的工艺技术。答案：CMOS、射频、模拟、BIMOS4、（ ）也是一种双极型数字集成电路，其基本器件是差分对管，饱和型的TTL电路中，晶体三极管作为开关在（ ）。答案：ECL、饱和区5、在正负逻辑的规定中，（ ）、（ ）、（ ）答案：与非、或、非6、CMOS传输门由一个（ ）沟道和一个（ ）增强型MOSFET并联而成。答案：P、N7、CMOS门电路的阈值电压（ ），CMOS非门的平均传输延迟时间约为（ ）。答案：Vth=VDD/2、10ns二、简答题1、CMOS电路与TTL电路相比其优点有哪些？答：CMOS电路已成为占主导地位期间，其工作速度已经赶上甚至超过TTL电路，它的功耗和抗干扰能力则远忧于TTL。几乎所有的超大规模存储器以及PLD期间都采用CMOS工艺制造，且费用较低。2、 简述ECL电路的优点？CMOS电路已成为占主导地位的逻辑期间，其工作速度已经赶上甚至超过TTL电路，它的功耗和抗干扰能力则远忧于TTL。因此，几乎所有的超大规模存储器以及PLD期间都采用CMOS工艺制造，且费用较低。3、请画出CMOS反相器的电压传输特性曲线，并简述其逻辑关系。答：CMOS反相器的电压传输特性曲线为：其逻辑关系为：（1）当Vi2V，TN截止，TP导通，输出VoVDD=10V。（2）当2VVi5V，TN工作在饱和区，TP工作在可变电阻区。 （3）当Vi=5V，两管都工作在饱和区，Vo=（VDD/2）=5V。（4）当5VVi8V，TP工作在饱和区，TN工作在可变电阻区。（5）当Vi8V，TP截止，TN导通，输出Vo=0V。4、TTL与CMOS器件两种不同类型的集成电路相互连接，驱动门必须要要满足哪些条件答：驱动门的VOH（min）负载门的VIH（min） 驱动门的VOL（max）负载门的VIL（max） 驱动门的IOH（max）负载门的IIH（总） 动门的IOL（max）负载门的IIL（总）5、 逻辑门电路的抗干扰措施有哪些？答： 1、多余输入端的处理措施2、去耦合滤波电容3、接地和安装工艺第四章 组合逻辑电路学习要点：l 组合电路的分析方法和设计方法l 利用数据选择器和可编程逻辑器件进行逻辑设计的方法l 编码器、译码器等中规模集成电路逻辑功能和使用方法4.1 组合逻辑电路的分析组合逻辑电路的特点：电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。分析过程一般包含4个步骤：例4.1：组合电路如图所示，分析该电路的逻辑功能。解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便，借助中间变量P。（2）化简与变换：（3）由表达式列出真值表，如表4.1（4）分析逻辑功能 ： 当A、B、C三个变量不一致时，电路输出为“1”，所以这个电路称为“不一致电路”。4.2 组合逻辑电路的设计方法设计过程的基本步骤：例4.2：设计一个三人表决电路，结果按“少数服从多数”的原则决定。解：（1）列真值表，如表4.2（2）由真值表写出逻辑表达式：（3）化简得最简与或表达式:（4）画出逻辑图,如图4.24.3 编码器 一.编码器的基本概念及工作原理 编码将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。一般而言，N个不同的信号，至少需要n位二进制数编码。N和n之间满足下列关系: 2nN 二.二进制编码器表4.33位二进制编码器有8个输入端，3个输出端，所以常称为8线3线编码器，其功能真值表见下表4.3：（输入为高电平有效）由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路，如4.3图：图4.34.4 译码器一译码器的基本概念及工作原理译码器将输入代码转换成特定的输出信号例4.4：2线4线译码器写出各输出函数表达式：画出逻辑电路图，如图4.4：图4.4图4.4二、3位二进制译码器真值表如下图：输入：3位二进制代码 输出：8个互斥的信号3线-8线译码器，下式为逻辑表达式，图4.5为与门组成的逻辑图。图4.5三、显示译码器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。如图4.6所示。图4.64.5 数据选择器数据选择器根据地址选择码从多路输入数据中选择一路，送到输出。图4.7图4.7 数据选择器示意图例4.5：四选一数据选择器解：根据功能表，可写出输出逻辑表达式：由逻辑表达式画出逻辑图，如图4.8：图4.84.6 数据比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。设AB时L11；AB时L21；AB时L31。得1位数值比较器的真值表，表4.6；逻辑电路图如图4.9所示。表4.6 1位数值比较器超值表图4.94.7 加法器一、加法器的基本概念及工作原理加法器实现两个二进制数的加法运算 1半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：由真值表直接写出表达式:2全加器能同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：根据逻辑表达式画出全加器的逻辑电路图,如图4.10所示，图4.11全加器符号：图4.11 全加器符号图4.10 逻辑电路图3多位数加法器4位串行进位加法器，如图4.12所示。图4.12 4位串行进位加法器习 题4.1 写出如图题4所示电路对应的真值表4.1解：4.2 组合电路如图所示，分析该电路的逻辑功能。 解：功能：电路的输出Y只与输入A、B有关，而与输入C无关。Y和A、B的逻辑关系为：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和AB的逻辑关系为与非运算的关系。4.3 用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表。4.4 试用译码器和门电路实现逻辑函数：解：将逻辑函数转换成最小项表达式，再转换成与非与非形式。=m3+m5+m6+m7用一片74138加一个与非门实现该逻辑函数。4.5 试用8选1数据选择器74151实现逻辑函数：解：将逻辑函数转换成最小项表达式：=m3+m5+m6+m7画出连线图。 第五章 锁存器和触发器触发器是数字逻辑电路中的另一类基本单元电路。触发器具有两种稳定状态，0和1。如果外加合适的触发信号，触发器的状态可以相互转换。这种电路的特点是具有记忆功能，因此触发器属于时序逻辑电路，它是构成寄存器、计数器等数字电路的基本单元电路。按结构分：基本RS触发器、同步RS触发器、主从RS触发器、JK触发器、D触发器和T触发器。在一定的外界条件信号作用下，触发器可以从一个稳态翻转为另一个稳态，而且当外界信号消失后，能将新建立的状态保持下来，此即为记忆功能。所谓翻转，是指触发器从0变化为1的状态，或从1的状态变化为0的状态。5.1.1 基本RS触发器1符号及电路组成、为输出端，其电平总是一高一低互补输出。、输入端的小圆圈表明低电平有效，即只有输入信号为低电平0时，才能触发电路，为高电平1时，对电路无影响。2逻辑功能 用表示触发器当前的输出状态现态。用表示触发器发生变化后的状态次态。1 当=1时，触发器保持原状态不变（即=）；2 当=0，=1时，触发器置0。（即=0）；3 当=1，=0时，触发器置1。（即=1）；4 当=0时，触发器状态不定。（即不定）。3基本RS触发器真值表4波形图RSQQ512 同步RS触发器 由于基本RS触发器的状态翻转是受输入信号直接控制的，因此其抗干扰能力较差。而在实际应用中，常常要求触发器在某一指定时刻按输入信号要求动作。因此，除R、S两个输入端外，还需在增加一个控制端CP。只有在控制端出现时钟脉冲时，触发器才动作。至于触发器的状态，仍然由R、S端的信号决定。这种触发器称为同步RS触发器，又称时钟控制RS触发器。1 符号及电路组成CP=0时，G3、G4门均被封闭，R、S信号不能进入，使触发器保持原来状态。、为异步复位、置位端，即无论R、S为何值，只要=0，=1，Q就为0；只要=1，=0，Q就为1。只有当=1时，触发器才执行上面的操作。2 工作原理当CP=0时，G3、G4门被封锁，无论R、S端信号如何变化，Q3=Q4=1，这时触发器保持原状态不变。 当CP=1时，（即CP脉冲的上升沿到来时，使门G3、G4打开，Q3、Q4状态由R、S决定，即：1 当R=S=0时，且CP脉冲的上升沿到来时，=（保持原太）。2 当R=0，S=1时，CP脉冲的上升沿到来时，=1 （置1）。3 当R=1，S=0时，且CP脉冲的上升沿到来时，=0（置0）。4 当R=S=1时，且CP脉冲的上升沿到来时，不定（不定状态）。3 真值表4 波形图513 主从RS触发器 主从RS触发器主要用于解决同步RS触发器的空翻现象。空翻现象是指在一个CP脉冲作用期间，触发器的状态产生了二次或多次翻转，这是由于CP脉冲的宽度不同而产生的。1电路组成它是由两个同步RS触发器上下串联再加上一个反向器而构成的。主从触发器的逻辑符号与同步RS触发器的相同。2工作原理 主从RS触发器分以下两步工作：1 当CP=1时，主触发器工作，其逻辑功能与同步RS触发器一致，此时从触发器被封锁，、保持原状态。2 当CP由1变为0时，主触发器被封锁，从触发器打开， 、次态保持CP=1时的最后输出状态。此时，主触发器中存放的信号就成为从触发器的输入信号。3主从触发器的特点主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题，具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。但其仍然存在着约束问题，即在CP1期间，输入信号R和S不能同时为1。52 JK触发器1电路组成及逻辑符号2工作原理1当J=K=0时，且CP脉冲的下降沿到来时，=（保持）。2当J=0，K=1时，且CP脉冲的下降沿到来时，=0（置0）。3 当J=1，K=0时，且CP脉冲的下降沿到来时，=1（置0）。4 当J=K=1时，且CP脉冲的下降沿到来时，=非（计数）。3JK触发器的真值表4状态转换图5 波形图53 D触发器 在各类集成触发器中，JK触发器的逻辑功能最为齐全。在实际应用中，它不仅有很强的通用性，而且能灵活地转换成其他类型的触发器。例如，用JK触发器构成的D触发器和T触发器。1D触发器的符号2工作原理1当有CP脉冲的下降沿到来时，的状态取决于D的输入，即：a.当D=0且CP脉冲的下降沿到来时，=0（置0）。b. 当D=1且CP脉冲的下降沿到来时，=1（置1）。2在无CP脉冲的下降沿到来时，=（保持原态）。综上分析，在时钟CP下降沿到来后，D触发器的状态与其输入端D的状态相同，即=D。3真值表及逻辑功能4状态转换图6 波形图（下降沿有效）54 T触发器1电路符号2工作原理1当T=0且CP下降沿到来时，=（保持）。2当T=0且CP下降沿到来时，=非（计数）。3状态转换图4波形图习题41 触发器与门电路有何区别？ 答：触发器属于时序逻辑电路部分，具有记忆功能；门电路属于组合逻辑电路部分不具有记忆功能。42 同步RS触发器，若初始状态=1,=0，试根据下面的图所示的CP、R、S端的信号波形，画出和的波形。43 JK触发器的初态=1，CP的上升沿触发。试根据下图所示的输入波形，画出输出的波形。第六章 时序逻辑电路学习目标：l 时序逻辑电路的分析与设计方法6.1时序逻辑电路概述6.1.1时序逻辑电路模型1、时序电路的特点组合电路存储电路X1XpQ1QtW1Wr输入Y1Ym输出时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。6.1.2时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、状态图、时序图4种方式表示，这些表示方法在本质上是相同的，可以互相转换逻辑表达式有：Yi=Fi(X1,X,.XP,Qn1, Qn2,.Qnq) i=1,2,3,m输出方程Wj=Gj(X1,X,.XP,Qn1, Qn2,.Qnq) j=1,2,3 ,r激励方程Qn+1k=HK(W1,W2,.Wr, Qn1, Qn2,.Qnq) k=1,2,3.,t状态方程6.2同步时序逻辑电路的分析方法6.2.1时序电路的分析步骤（1） 根据给定的同步时序电路列出下列逻辑方程组：l 对每个输出变量导出输出方程，组成方程组l 对每个触发器导出输出方程，组成输出方程组。l 将各触发器的激励方程代入相应触发器的特性方程器，得到各触发器的状方程，从而组成状态方程组。（2）根据状态方程组和输出方程组，列出电路的状态表，画出状态图户或时序图。 （3）确定电路的逻辑电路，必要的话，可用文字详细描述。6.2.2同步时序逻辑电路分析举例Y1J11kC11J1C11k1J1C11k&012FF0FF1FF2Q0Q1Q2CP例一分析下图所示同步时序逻辑电路的功能（1）写方程式时钟方程：CP2=CP1=CP0=CP 同步时序电路的时钟方程可省去不写。输出方程：Y=1nQ2n 输出仅与电路现态有关。驱动方程：J2=Q1n K2=1n J1=Q0nK1=0n J0=2n K0=Q2n(2) 求状态方程JK触发器的特性方程：Qn+1=Jn+Qn将各触发器的驱动方程代入，即得电路的状态方程Q2n+1=J22n+2 Q2n= Q1n2n + Q1n Q2n= Q1nQ1n+1= J11n+1Qn1= Q0n1n+ Q0n Q1n= Q0nQ0n+1= J00n+0 Q0n=2n0n+2n Q0n=2n (3)计算、列状态表 现 态次 态输 出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100（4）画状态图、时序图有效循环无效循环 000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序 /Y /1/0 /1 状态图CPQ0Q1Q2Y时序图 （5）电路功能有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增