数字电子技术基础_重大_第2章习题解答.pdf

13 第第 2 2 章章 逻辑门电路逻辑门电路 2 1 二极管门电路如图 P2 1 所示 已知二极管 D1 D2导通压降为 0 7V 试回答下列问题 1 A 接 10V B 接 0 3V 时 输出 VO为多少伏 2 A B 都接 10V 时 VO为多少伏 3 A 接 10V B 悬空 用万用表测量 B 端电压时 VB 为多少伏 4 A 接 0 3V B 悬空 用万用表测量 B 端电压时 VB 电位时应为多少伏 5 A 对地接 10k 电阻 B 悬空 用万用表测量 B 端 电压时 VB电位时应为多少伏 解 1 A 接 10V B接 0 3V 时 假设 1 D截止 2 D导通 则 0 0 30 71VVVV 2 A B都接 10V 时 1 D截止 2 D截止 则 0 5VV 3 A 接 10V B悬空 用万用表测量 B端电压时 1 D截止 2 D导通 50 74 3 B VV 4 A 接 0 3V B悬空 用万用表测量 B端电压时 12 D D均导通 0 3 B VV 5 A 对地接 10k 电阻 B 悬空 用万用表测量 B端电压时 50 74 3 102 15 10 102 B VV 2 2 在图 P2 2 a b 两个电路中 试计算当输入电压 I v分别为 0V 5V 和悬空时输出 电压 O v的数值 并指出三极管都工作在什么状态 假定三极管导通以后VvBE7 0 电路 参数如图中所标注 解 图 a 1 当输入端空时 则10 BE VV 三极管工作在截止状态 0 10 OH VVV 2 当输入端接有 I V时 利用戴维宁定理将接到三极管基极 发射极的外电路简化为等 效电路 E R串联的单回路 如图所示 a b 图 P2 2 I v 30 T V10 20k 2k V10 O v I v 30 T 20k 2k V10 O v 3k 5 0k V10 5 0k 5V A B VO D1 D2 R 10k 图 P2 1 14 其中 10 5 205 I EI V VV 2 0 5 4 2 05 E RK 若0 I VV 则 10 52 25 E VV 因此 三极管工作在截止状态 0OH VV 若5 I VV 则 5 10 5 5532 205 z VV 20 71 3 0 325 44 zBE B E VV ImAmA R 临饱和基极电流为 10100 3 0 16 30 2 BE BS c V ImAmA BR BBS II 因此 三极管工作在饱和导通状态 0 3 OCESOL VVVV 图 b 1 当输入端空时 则 5 20 106 4 3205 BE VVV 三极管工作在截止状态 0 10 OH VVV 2 当输入端接有 I V时 利用戴维宁定理将接到三极管基极 发射极的外电路简化为等 效电路 E R串联的单回路 如图所示 其中 10 20 205 I EI V VV 2 0 5 4 2 05 E RK 若0 I VV 则 10 208 25 E VV 因此三极管工作在截止状态 0OH VV 15 若5 I VV 则 510 5 205 127 205 E VV 因此三极管工作在截止状态 0OH VV 2 3 分析图 P2 3 所示各电路的逻辑功能 写出输出函数 Y 的逻辑表达式 解 方法 I 真值表如下 A B C D Y 0 0 0 0 1 0 1 0 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 YAB CD 方法 II 1 0 0 YY YYCD 所以 YCDYCDAB 2 4 分析图 P2 4 a b 所示电路的逻辑功能 写出输出函数 Y 的逻辑表达式 Y 图 P2 3 A B Y C D VDD 16 解 图 a 真值表如下 A B Y 0 0 0 0 1 1 1 0 1 1 1 0 YAB 图 b 1 0 0 CDY CDYAB 所以 0YCDAB CDABCD 1 EYY ABCD 0 EY 为高阻态 2 5 分析图 P2 5 所示电路的逻辑功能 写出输出函数 Y 的逻辑表达式 解 0 A T 1的基极电位是 1 伏 则 T 2 T 3截止 YDE 1A T 1的发射结截止 集电结导通 电路组成与或非门 YBCDE 所以 YA DEA BCDE 2 6 试说明在下列情况下 用万用电表测量图 P2 6 的 2I 端得到的电压各为多少 R6 R5 R4 R3 R2 R1 A B C D E VCC Y 图 P2 5 T 1 T 2 T 3 T2 T1 T3 T4 T5 Y VDD A Y B a 图 P2 4 Y E E VDD A B C D b 17 1 1I 悬空 2 1I 接低电平 0 3V 3 1I 接高电平 3 2V 4 1I 经 51 电阻接地 5 1I 经 10 k电阻接地 已知门电路为 74H 系列与非门 万用表使用 5V 量程 内阻 为 20k V 解 见图 2 6 及图 p2 6 此时 12 V相当于经100K 电阻接地 假定与非门输入端的多发射极三极管 每个发射结的导通压降均为 0 7V 则有 1 因为当 11 V悬空时 1125 0 70 70 72 1 Bbcbebe VVVVVVVV 把 1B V钳制在 2 1V 所以 121 2 10 71 4 Bbe VVVVVV 把 12 V钳制在 1 4V 即 12 1 4VV 同理 2 因为当 1I V接低电平 0 3V 时 111 0 30 71 0 BIbe VVVVVV 把 1B V钳在 0 9V 所以 21 1 00 70 3 IBbe VVVVVV 把 2I V钳制在 0 3V 即 2 0 3 I VV 3 因为当 11 V接高电平 3 2V 时 1125 0 70 70 72 1 Bbcbebe VVVVVVVV 把 1B V钳制在 2 1V 所以 21 2 10 71 4 IBbe VVVVVV 把 2I V钳制在 1 4V 即 2 1 4 I VV 4 因为当 1I V经电阻51 接地时 111 00 70 7 BIbe VVVVVV 把 1B V钳制在 0 7V 所以 21 0 70 70 IBbe VVVVVV 把 2I V钳制在 0V 即 2 0 I VV 5 因为当 1I V经10K 电阻接地时 1125 0 70 70 72 1 Bbcbebe VVVVVVVV 把 1B V钳制在 2 1V 所以 21 2 10 71 4 IBbe VVVVVV 把 2I V钳制在 1 4V 即 2 1 4 I VV 2 7 在图 P2 7 所示的 TTL 门电路中 已知关门电阻 ROFF 700 开门电阻 RON 2K 分析各 图的输出函数的状态 解 a 低 b 低 c 高 d 高 e 低 f 低 g 低 h 低 i 低 2 8 图 P2 8 中的门电路均为 TTL 门电路 三极管导通时 VBE 0 7V 若 VIH 3 6V VIL 0 3V VOHmin 3V VOLmax 0 4V IOLmax 15mA IOHmax 0 5mA 试回答下列问题 a 图中 要使ABY1 ABY2 试确定 R 的取值范围 5K 1Y V为低电平时电流不 流过R b 1 3 6 Y Vv 三 极 管 饱 和 导 通 要 求 0 7 CCIH CS BC VV I RR 则 23 2 B Rk 此外 maxmin 0 7 OHOH IRVV 3 0 7 4 6 0 5 B Rk 1Y V为低电平时 三极管不导通 c 1 3 6 Y Vv 三 极 管 饱 和 导 通 50 7 2 5 BBC BC III RR 则 51 6 B RK 1Y V为低电平时 三极管不导通 2 9 计算图 P2 9 所示电路中的门 GM最多可以驱动多少个同样的负载门 已知 GM和负载门 均为 T4000 系列反相器 要求 GM输出的高 低电平符合VVVV OLOH 25 0 2 3 所有 门 电 路 的 输 入 电 流AImAI IHIS 20 4 0 VVOL25 0 时 输 出 电 流 不 超 过 VVmA OH 2 3 8 时输出电流不超过A 400 解 因为反相器负载门只有一个输入端与驱动门的输出端相接 所以有 根据 max 8 OL ImA 时 M G输出的0 25 OL VV 的要求 可以求得 max 8 20 0 4 OL L IL I N I 根据 max 0 4 OH ImA 时 M G输出的3 2 OH VV 的要求 可以求得 max 0 4 20 0 02 OH H IH I N I 图 P2 8 1 A B 1 Y 2 Y V5 RC RB R A B 1 Y 2 Y V5 RC RB A B 1 Y 2 Y a b c 19 综合以上两种情况 应选取 N 20 固电路中门 M G能驱动 20 个同样的反相器 2 10 计算图 P2 10 所示电路中的门 GM最多可以驱动多少个同样的负载门 已知 GM和负载 门均为 T4000 系列与非门 要求 GM输出的高 低电平符合VVVV OLOH 25 0 2 3 所 有 门 电 路 的 输 入 电 流AImAI IHIS 20 4 0 VVOL25 0 时 输 出 电 流 不 超 过 VVmA OH 2 3 8 时输出电流不超过A 400 解 根据 max 8 OL ImA 时 M G输出的0 25 OL VV 的要求 可以求得 max 8 20 0 4 OL L IS I N I 根据 max 0 4 OH ImA 时 M G输出的3 2 OH VV 的要求 可以求得 max 0 4 10 22 0 02 OH H IH I N I 综合以上两种情况 应选取 N 10 故电路中门 M G能驱动 10 个同样的或非门 2 11 在图 P2 11 所示的 TTL 电路中 能否实现规定的逻辑功能 其连接有无错误 如有错误 请改正 解 a 错误 因使能端高电平有效 b 正确 c 正确 d 正确 2 12 图 P2 12 是两个用 74 系列 TTL 门电路驱动发光二极管的电路 要求 VI VIH时发光二 极管 D 导通并发光 已知发光二极管的导通电流为 10mA 试问应选用 a b 中的哪一个 电路 请说明理由 EN A B Y1 EN A B Y2 EN A B Y3 VCC EN A B Y4 ABY 1 a ABY 2 ABY 3 ABY 4 b d c 图 P2 11 图 P2 9 1 1 1 GM G1 Gn GM 图 P2 10 Gn G1 20 解 应选 a 因为3 6 IH VV 0 3 OL VV 门电路允许的灌电流大于 10mA 所以只要选 择适当的 R 就能使时发光二极管 D 导通并发光 2 13 判断图 P2 13 所示电路能否实现逻辑与 解 a 不能 因为当 A B 中有一个为低电平时 与非门输出高电平 晶体管导通 电流 大于高电平输出最大电流 b 能 c 能 d 不能 因为无上拉电阻 2 14 写出图 P2 14 所示 TTL 电路的输出函数的逻辑表达式 并列出真值表 50 V5 10k 1k 50 1k 1 Y V5 10k A B 图 P2 13 A B 1k 2 Y V5 10k b A B c a 50 V5 10k 1k d A B 50 3 Y 4 Y VCC R D VI VI D R 图 P2 12 a b 21 解 1 YAB C 真值表如下 A B C D Y 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 2 15 分析图 P2 15 所示各 TTL 门电路中 哪个电路是正确的 并写出其输出函数 Y 的逻辑 表达式 解 a 正确 CDABCDABY 1 b 不正确 R 应接在输出端与 VCC之间 c 不正确 普通 TTL 门电路输出端不能直接并联 d 正确 ABY 4 A EN Y 5V D 1 1 B C 图 P214 5V A B C D Y1 R 10K a C D Y2 R 10K Y3 b c A B A B C D Y4 d A B EN 1 EN 1 1 A B C Y5 e 图 P2 15 22 e 正确 CBCAY 5 2 16 计算图 P2 16 电路中上拉电阻 RL的阻值范围 其中 G1 G2 G3是 T4000 系列 OC 门 输出管截止时的漏电流AIOH 100 输出低电平VVOL4 0 时允许的最大负载电流 mAILM8 654 GGG为 T4000 系 列与 非门 它们 的输 入电 流为mAIIS4 0 AIIH 20 OC 门的输出高 低电平应满足VVOH2 3 VVOL4 0 解 KK mII VV R ILOL OLCC L 68 0 4 038 4 05 max min KK mInI VV R IHOH OHCC L 5 2 031 03 2 35 min max 综合以上两种情况 RL的阻值范围为 0 68K RL 5K 选取 RL 1K 2 17 在图 P2 17 a 所示 TTL 门电路中 已知门电路输出的高电平 UOH 3V 输出的低电平 UOL 0 3V 输入 A B C 的波形如图 P2 26 b 所示 试画出 Y 的波形图 解 根据图写出输出逻辑表达式 C 0 时 三态门输出B 所以此时BABAY C 1 时 三态门输出为高组态 所以此时AY 根据 C 0 和 C 1 时的两个输出逻辑表达式可以画出 Y 的波形 如下图所示 1 EN A B C Y A B C 图 P2 17 a b CC V 5V R 图 P2 16 G1 G3 G4 G6 R i G2 23 2 18 试画出图 P2 18 所示三态门和 TG 门的输出电压波形 解 1 当 B 为低电平时三态门工作AL 1 当 B 为高电平时三态们输出为高阻态 CC VL接通过R 1 为高电平 当 B为低电平时 TG 门导通AL 2 当 B为高电平时 TG 门输出高组态 L2通过 R 接地 为低电平 2 其波形图如下图所示 Y A B C t O L2 t O L1 图 P2 18 24 2 19 CMOS 电路与 TTL 电路相比其优点有哪些 TTL 与 CMOS 器件之间的连接要注意哪 些问题 答 与 TTL 门电路比较 CMOS 电路的优点主要有 CMOS 由场效应管构成 电压控制器件 功耗很小 TTL 功耗较大 COMS 的逻辑电平范围比较大 5 15V TTL 只能在 5V 下工作 CMOS 的负载噪声容限大 抗干扰性强 TTL 则相差小 抗干扰能力差 4 在带同类门负载的情况下 CMOS 门电路扇出系数较大 TTL 与 CMOS 器件之间的连接要注意 负载门的 驱动门的 负载门的 驱动门的 负载门的 驱动门的 负载门的 驱动门的 总 总 max max max max min min 4 3 2 1 ILOL IHOH ILOL IHOH II II VV VV 2 20 试说明下列各种门电路中哪些的输出端可以并联使用 1 具有推拉式输出级的 TTL 电路 2 TTL 电路的 OC 门 3 TTL 电路的三态输出门 4 普通的 CMOS 门 5 漏极开路输出的 CMOS 门 6 CMOS 电路的三态输出门 解 1 具有推拉式输出级的 TTL 电路 因为若将具有推拉式输出级的 TTL 门电路的 输出端直接并联使用 当输出只有一个为低电平时 其余均为高电平输出时 将有一个很大 的电流流入导通门的输出管 T5 则可能使门电路损坏 所以具有推拉式输出级的 TTL 电路 输出端是不允许直接并联使用的 是不能进行 线与 的 2 TTL 门电路的 OC 门 因为 OC 门的输出管 T5的集电极是断开的 实际上这种电 路必须经外接上拉负载电阻 RL接通外接电源 VDD2后 电路才能工作 只要适当选择外接上 拉负载电阻 RL和外接电源 VDD2 将输出端直接并联使用 也不会使门电路损坏 所以 TTL 电路的 门的输出端是可以直接并联使用进行 线与 的 TTL 门电路的三态输出门 因为接至同一总线上的 TTL 电路的三态输出门 例如 有 个 能够分时控制电路依次使三态门使能 或 或 或 且任意时刻只有一个三态门使能 从而将三态门的输出分时依次送到 总线上 如此就可以保证 总线 结构的逻辑电路正常工作 所以 TTL 电路的三态输出门的 输出端是可以直接并联使用的 普通的 CMOS 门 因为若将普通的 CMOS 门电路的输出端直接并联使用 当 输出只有一个为低电平 其余均为高电平输出时 将有一个很大的电流流入导通门的输出管 则可能使门电路损坏 所以普通的 CMOS 门电路的输出端是不允许直接并联使用的 漏极开路输出的 CMOS 门 因为 门的输出管漏极是断开的 实际上这种电 路必须经外接上拉负载电阻 接通外接电源 后 电路才能工作 只要适当选择外接上 拉负载电阻 和外接电源 将输出端直接并联使用也不会使门电路损坏 所以漏极开路 输出的 CMOS 门电路的输出端是可以直接并联使用的 CMOS 电路的三态输出门 因为接至同一总线上的 CMOS 电路的三态输出门 例 如有 个 能够分时控制电路依次使三态门使能 或 或 或 且任意时刻只有一个三态门使能 从而将三态门的输出分时依次送到 总线上 如此就可以保证 总线 结构的逻辑电路正常工作 所以 CMOS 门电路的三态输出 门电路的输出端是可以直接并联使用的 25 2 21 分析图 P2 21 所示 CMOS 电路的输出状态 解 a Y1 1 b Y2 1 c Y3 1 d Y4 1 e Y5 1 2 22 试判断图 P2 22 所示的 CMOS 三态输出门电路的输出状态 解 a Y1为高阻态 b Y2为 1 c Y3为 1 d Y4为 1 2 23 用图 P2 23 所示的 CMOS 电路连接成 1 3 个反相器 2 3 输入端或非门 3 3 输入端与非门 4 或与非门 CBAY 解 1 三个反相器 电路图如下图所示 其中以 3 6 10 为反相器输入端 13 1 12 为 输出端 123456 A B C D 654321 D C B A Title Num berRevisionSize B Date 1 Apr 2009 Sheet of File D Program Files Design Explorer 99 SE Exam ples MyDesign ddbDrawn By 5 3 2 1 4 6 8 11 97 1012 13 14 VDD 2 三输入端或非门 电路图如下图所示 其中 3 6 10 为或非门输入端 12 为输 出端 图 P2 22 1 EN VDD Y1 5K EN 50K VDD Y2 1 EN VDD VDD 1 EN 0 VDD Y3 Y4 a b c d 1 13 8 5 6 14 3 2 4 10 11 12 9 7 图 P2 23 Y1 1 5K 1 Y2 VIL 51 Y3 VIL Y4 1 3K 5V 5K a b c d 图 P2 21 e VIL 100K Y5 26 123456 A B C D 654321 D C B A Title Num berRevisionSize B Date 1 Apr 2009 Sheet of File D Program Files Design Explorer 99 SE Exam ples MyDesign ddbDrawn By 6 3 10 8 749 512 11 1 2 13 14 VDD 3 三输入端与非门 电路图如下图所示 其中 3 6 10 为与非门输入端 12 为输 出端 123456 A B C D 654321 D C B A Title Num berRevisionSize B Date 1 Apr 2009 Sheet of File D Program Files Design Explorer 99 SE Exam ples MyDesign ddbDrawn By 6 3 10 8 7 4 9 5 12 11 1 2 13 14 VDD 4 或与非门 CBAY 电路图如下图所示 123456 A B C D 654321 D C B A Title Num berRevisionSize B Date 1 Apr 2009 Sheet of File D Program Files Design Explorer 99 SE Exam ples MyDesign ddbDrawn By 6 3 10 8 7 4 9 5 12 11 1 2 13 14 VDD A B C Y 27 2 24 试分析题图 P2 24 a b 所示电路的逻辑功能 写出 Y Y2的逻辑表达式 图中的 门电路均为 CMOS 门电路 这种连接方式能否用于 TTL 门电路 解 1 逻辑表达式 a 由 CMOS 与非门和二极管或门组成 输出函数式为 ABCDEFDEFABCDEFABCY 1 b 由 CMOS 或非门和二极管与门组成 输出逻辑函数式为 FEDCBAFEDCBAFEDCBAY 2 2 这两种电路的的连接方式不能用于 TTL 门电路 74 系列门电路的标准参数为 V4 0 4 0V 8 0 0 2 4 0 4 2 min min max OL max max min max min IHOHNHILNL ILIHOLOH VVVVVV VVVVVVVV 硅二极管的导通电压为 0 7V 在图 a 电路中 当与非门输出高电平 2 4V 时 二极管 或门输出电平为 1 7V 小于最小输入高电平 2 0V 使下级 TTL 门电路的输入高电平不可靠 在图 b 中 二极管与门的输出低电平约为 1V 大于最大输入低电平 0 8V 使下级 TTL 门电路的输入低电平不可靠 CMOS 门电路的噪声容限为 VVVVV DDNLNH 7 05 1 30 二极管门电路输出可靠的逻辑电平 2 25 计算图 P2 25 电路中接口电路输出端 c 的高 低电平 并说明接口电路参数的选择是 否合理 CMOS 或非门的电源电压 VDD 10V 空载输出的高 低电平分别为 VOH 9 95V VOL 0 05V 门电路的输出电阻小于 200 TTL 与非门的高电平输入电流AIIH 20 低 电平输入电流 IIS 0 4mA Y1 图 P2 24 A B C D E F R 1 1 A B C D E F Y2 R 10V a b 28 解 1 CMOS 或非门输出为高电平时 由图可以得到 mAmA VV I BEOH B 18 0 2 51 7 095 9 2 051 三极管临界饱和的基极电流为 mAmAmAI R VV IL C satCECC 11 0 30 15 3 4 02 2 3 05 30 1 2 1 I BS 可见 IB IBS 故三极管处于饱和导通状态 因此得到VVV satCEC 3 0 2 CMOS 或非门输出为低电平时 三极管截止 因此得到 VVRIVV CIHCCC 84 4 202 045 4 由此可见 接口电路输出端的高 低电平满足 TTL 与非门输出端的高低 电平的要求 因此接口